中科院&MIT联手，3D堆叠CMOS迎来新材料突破

中科院&MIT联手，3D堆叠CMOS迎来新材料突破

在半导体行业面临摩尔定律极限的挑战之际，中国科学院和麻省理工学院（MIT）分别在3D堆叠CMOS技术领域取得了突破性进展，为延续集成电路的性能提升带来了新的希望。

中国科学院微电子研究所的最新研究聚焦于1nm技术节点下的晶体管三维堆叠技术。研究团队在《国家科学评论》上发表的封面论文指出，随着晶体管尺寸逼近物理极限，传统的平面微缩方式已难以满足性能提升的需求。为此，研究团队探索了多种新材料的应用，包括低温外延硅、碳纳米管以及二维材料，以实现晶体管的垂直三维堆叠。

研究显示，通过创新的工艺方法和材料选择，可以有效解决三维堆叠过程中的关键工艺、电路设计及内部散热等挑战。这一突破不仅为1nm技术节点的实现提供了可行路径，更为未来集成电路的持续发展开辟了新的方向。

与此同时，MIT的研究团队则在三维集成技术上实现了颠覆性的突破。他们开发出一种无需硅晶圆基底的多层芯片制造技术，这一成果已发表在顶级学术期刊《自然》上。

传统的芯片制造依赖于硅晶圆作为基底，但这种方式限制了三维堆叠的效率和性能。MIT团队通过低温生长技术，在非晶表面上成功生长出高质量的二维半导体材料。这种被称为“种子囊”的技术，能够在380摄氏度的低温条件下实现单晶材料的生长，从而避免了对底层电路的热损伤。

研究团队利用这一技术，成功制造了一个多层芯片原型，交替使用二硫化钼和二硒化钨两种二维材料，实现了CMOS半导体元件密度的翻倍。这种创新的制造方法不仅能够实现3D逻辑芯片的构建，还能够结合3D存储器，为AI硬件的发展提供了新的可能性。

这些突破性研究的重要性在于，它们为半导体行业突破传统限制提供了新的思路。正如台积电在2024年国际固态电路会议（ISSCC）上展示的CFET和3D堆叠技术所表明的那样，三维堆叠已成为未来高性能计算和AI硬件发展的关键方向。

随着AI应用的快速发展，对高性能计算的需求日益增长。这些新技术有望在不久的将来应用于笔记本电脑、可穿戴设备等便携式设备中，使其具备媲美超级计算机的性能。同时，这些技术还能显著提升数据存储能力，为构建更强大的数据中心提供支持。

值得注意的是，这些研究突破并非孤立存在。它们体现了全球半导体行业在面对技术挑战时的协同创新。从基础研究到产业化应用，从新材料探索到工艺创新，这些突破预示着3D堆叠CMOS技术将迎来新的发展高潮，为未来的AI硬件和高性能计算提供了无限可能。