信号完整性验证结构

信号完整性验证结构

引用

CSDN

1.

https://blog.csdn.net/jkh920184196/article/details/141112461

当您收到一个已装配好的交换机或GPU PCB时，如何验证其信号完整性是否符合设计预期？本文将为您详细介绍几种常用的信号完整性验证结构及其使用方法，帮助您确保PCB的电气性能达到设计要求。

假设您刚刚从您最喜欢的PCB制造和组装站点收到了一个已装配好的交换机或GPU PCB。您坐在电脑前，启动GUI或控制台开始传输数据。麻烦来了——建立链接的协议不起作用。您该怎么办？检查电压和跳线位置很容易，但通道的信号完整性呢？假设您在制造之前进行了所有必要的模拟，您可能希望通过某种方式来验证设计是否按预期执行。只有在向PCB中添加了正确的结构后，您才能做到这一点！

在本文中，我描述了放置在您的电路板上以进行SI设计验证的几种结构以及如何使用它们。

如果您只能拥有一个……

您总是想检查您的全新印刷电路板是否能按预期发挥作用。就SI而言，您需要检查您的走线是否具有正确的损耗和阻抗。两者都可以通过一个结构进行检查：2x-thru。

2x-thru是长度为x两倍的传输线，其中x通常是PCB上直通传输线的长度。因此得名2x-thru。您需要以相对容易在电路板上放置的方式选择x。这意味着您不希望它占用太多空间。在设计用于测试单个组件的PCB上，x是从同轴连接器到被测设备的走线长度。如果您的PCB是功能设备，您可能希望x与最长的传输线长度相同。如果您正在测试从I/O端口到HCA上的SERDES的短走线，则这样做很有意义。但是对于具有较长走线的设计（例如以太网交换机），您可能希望x是从I/O端口到SERDES的走线长度的一半。

在检查PCB之前，您需要先了解对PCB的期望。事实上，这是Eric Bogatin的经验法则#9，在我看来，这是他对您作为工程师的日常生活影响最大的规则之一。要了解预计的损耗量，您可以使用闭式方程或3D EM求解器为您的走线建模。就个人而言，我发现闭式方程最适合计算损耗。阻抗的预测稍微复杂一些，因为PCB制造现场的工艺会影响结果。一种常见的做法是为您的高速数字走线分配一个目标阻抗和公差。大多数电路板厂可以保持+/-10%，有些可以低至5%。更严格的公差需要付出更高的成本。

检查损耗和阻抗相当简单。要检查损耗，请使用VNA或TD-VNA。两者都能很好地准确测量损耗。您只需要在测量之前确保校准有效即可。要检查阻抗，请使用上述测量附带的反射S参数并将其转换为时域。也可以使用TDR直接测量阻抗。我个人建议使用VNA（图1）或TD-VNA（图2和3）。阻抗随时间而增加。这是由传输线的频率相关阻抗引起的物理现象。由于阻抗不是直线，您会选择哪个点？许多SI工程师选择中间点；不要这样做。最佳点是传输线上的第一个稳定点（图4）。这会产生最准确的答案。如果您的阻抗超出了您在印刷或钻孔图层上指定的范围，您可以要求更换新电路板或退款。这样做会影响您与制造现场的关系。因此，我建议在提出该请求之前要小心谨慎。

图1. Rohde & Schwarz®的ZNB20 VNA显示了使用探针验证PCB上的高速差分2x-thru的设置。图片由Rohde & Schwarz®提供

图2. Multilane inc.的TD-VNA。零件编号ML-4035-TDR。图片由Multilane inc.提供

图3. Teledyne LeCroy的TD-VNA测量边缘卡通道。图片由Teledyne Lecroy提供

图4. 10英寸传输线的模拟S参数的阻抗曲线。

获得2x-thru的S参数后，根据长度确定损耗，即可得到非常合理的每米损耗估算值。然后，您可以将结果扩展到电路板上的所有走线长度。在大多数情况下，您会发现电路板的损耗比预期的要大。当然，这不是您想听到的。这种额外损耗的来源几乎总是表面粗糙度。许多SI工程师声称表面粗糙度是一种可预测的现象，在某种程度上，他们是对的。有些算法可以充分预测其不良影响，但这些算法实际上都是附加在导体损耗上的一个模糊因素。据我所知，滚雪球算法最接近表面粗糙度的第一原理解释。即使这样也不能预测其所有影响，即它不能预测相位差异，这意味着它是不完整的。我说这些的目的是，除非不存在表面粗糙度，否则你无法真正完美地预测其影响，这就是为什么我们作为SI工程师经常会错误预测IL性能的原因。

如果您能腾出一些额外的空间……

Beatty标准（图5）是下一个要考虑放置在电路板上的结构。Beatty标准是通过将2x-thru走线的宽度增加三倍以达到一定长度而创建的串联谐振器。谐振行为由以下公式确定。

图5. 微带Beatty标准。

其中F是频率（单位为GHz），c是光速，l是Beatty标准的长度，εr是材料的相对介电常数。如果您使用的是微带结构，则εr是有效介电值。

当n为奇数时，会观察到峰值；当n为偶数时，会观察到零值。例如，请参见下面的使用以下输入的图表：

图6. 使用QUCS建模的Beatty标准示例。

您需要对同轴连接器和部分迹线进行去嵌入，以观察这些峰值和零点。去嵌入是从测量中数学消除测试夹具的电气影响的过程。要从Beatty标准测量中去嵌入夹具，请使用称为2x-thru去嵌入的过程。2x-thru去嵌入是使用2x-thru创建夹具模型，然后使用矩阵代数从夹具中移除夹具。我在SI Journal上展示了从Beatty标准测量中去嵌入夹具的示例，并将其放在下面以供参考[1]。本文还提供了有关去嵌入的更多信息。

去嵌入可能相当复杂。不过，有免费工具可用。如果您使用MATLAB或Octave，则可以使用Gitlab上的去嵌入函数[2]。我个人支持此代码。因此，如果您有任何问题，请直接联系我：jason.j.ellison@ieee.org。

重要的是，您可观察到的频带中有几个峰值和零点，因此请根据您拥有的VNA设计Beatty标准的长度。下表列出了一些基于VNA最大频率的合适长度。

表1. 基于VNA最大频率的Beatty标准的设计标准。

这些值确保在VNA的整个带宽上有10个峰值和零值。

现在，该如何处理Beatty了。首先，您可以验证您的PCB DK。Beatty标准长度是已知的，因此您可以使用预期的PCB材料对结构进行建模。如果Beatty的延迟不正确，请调整DK以纠正差异。这还会使您的峰和谷在频域中排列整齐。完成后，您可以通过在模型中调整走线宽度来确定走线宽度，直到测量和建模的阻抗匹配。在某些设计中，了解走线的宽度有助于了解额外串扰来自何处。我从Heidi Barns和Jose Morarea的文章[3]中了解到这个过程。Chun-Ting Wang Lee还撰写了一篇关于Beatty标准的有趣文章。它最初在DesignCon上发表，现在可以在SI Journal[4]上找到。

现在，您已经非常自信地确定了您的设计在电气性能方面的表现，以及设计图与成品的对比情况。现在您似乎已经掌握了足够的信息，对吧？好吧，您仍然可以更进一步。

奖金结构

最后要考虑的结构是1X或3X直通。通过从2X直通中去嵌入1X，或从3X直通中去嵌入2X直通，您将得到一条长度为1X的隔离传输线。与单独使用2x直通相比，这可以提高损耗缩放的精度，并可以使用更多用于介电材料属性提取的算法。例如，[5]展示了一种非常准确地提取有效表面粗糙度和DF的算法。如果您有兴趣尝试SI相关的测量算法，您还可以使用此结构使用不同长度的两条线编写自己的TRL代码。

如果您不关心PCB材料或创建去嵌入代码，您还可以将PCB的可疑特征添加为DUT。例如，通孔转换可能非常成问题，特别是如果您聘请了合同制造商为您进行设计。要测试可疑的通孔转换以及合同制造商的SI能力，您可以添加一个通孔和一些周围的迹线作为DUT。在这种情况下，您有1x的迹线长度、可疑的迹线和通孔结构，以及另一个1x的迹线。通过从测量中去嵌入迹线，您可以隔离通孔以了解它是否会在您的链路中出现SI问题。

参考：

[1] Jason Ellison，“测试夹具去嵌入101”，Test-Fixture De-Embedding 101 | 2017-06-16 | Signal Integrity Journal，《信号完整性》杂志，2017年6月

[2] IEEE P370开源代码，IEEE Standards Association / Elec_Char / P370 · GitLab

[3] H. Barnes，“用于提取高频PCB材料特性的测试试样结构分析”，SPI，第1-4页，2013年5月

[4] Chun-Ting Wang Lee，“谐振测试结构：入门和信号完整性应用”，Resonant Test Structures: Primer and Signal Integrity Applications | 2016-09-17 | Signal Integrity Journal，《信号完整性杂志》，2016年9月

[5] JJ Ellison，“一种原位提取PCB层压板有效铜表面粗糙度的方法”，IEEE Transactions on Electromagnetic Compatibility，第60卷，第4期，2018年8月