中国学者一作，最新Nature：晶体管的未来！
中国学者一作，最新Nature：晶体管的未来！
金属氧化物半导体场效应晶体管（MOSFET）是现代集成电路的核心元件，其持续微型化推动了信息技术的飞速发展。然而，随着尺寸逼近物理极限，传统MOSFET面临诸多挑战。近期，《Nature》发表了一篇重要综述文章，系统探讨了亚10nm栅极长度FET的设计挑战与机遇，并展望了超越MOSFET的未来晶体管技术。
FET基本背景
电子学的发展历程中，真空管、双极结型晶体管（BJT）和金属氧化物半导体场效应晶体管（MOSFET）是三种主要的电子器件。从真空管到BJT，再到MOSFET的转变，主要由降低功耗的需求驱动。图1展示了这一历史演变过程。
图1：晶体管技术的历史演变
如图2a中的透射电子显微镜图像所示，典型MOSFET的功能类似于通用抽头。n型FET的能带图如图2b所示。通过栅极电压(Vg)有效调制沟道电位(φch)本质上是一个静电问题，可以通过分析从所有端子到移动资费质心所在的信道。计算依据的公式如图2c-e所示。
图2：FET物理和操作的基础知识
FET缩放挑战
尽管MOSFET缩放带来了巨大的好处，但它也带来了许多技术挑战：
- 栅级效率下降
- 寄生电阻和电容的增加，削弱了缩放的好处
- 随着尺寸缩小，漏电流成为主要问题
- 可变性问题：大规模制造引入了各种变化
- 可靠性问题：强电场降低了器件可靠性
现代MOSFET缩放通过采用高介电常数金属栅（HKMG）等新技术解决了栅极氧化物的大栅极泄漏问题。
现代CMOS缩放
本节从接触电阻、迁移率、导通电流水平和短沟道性能上限方面对几种有前途的晶体管技术进行了全面的基准测试。图4a显示了基于不同材料（InGaAs、Si（FinFET）、SWNT数据与沟道厚度的关系和2D），以及IRDS要求。图4b提供了常见物质的迁移率与带隙的基准测试，可以观察到的一个总体趋势是大带隙材料的迁移率较低。
图3：FET缩放
超越MOSFET的未来“跨电阻器”
MOSFET受其工作机制的限制，功耗和能源效率无法与设备尺寸同步增长。CMOS社区一直在寻找“超越MOSFET”的晶体管，以打破这一能效瓶颈。图5展示了各种“反式”方法，包括负电容（NC）、悬浮栅极（SG）和莫特相变材料门控（Mott-G）FET。
图4：晶体管超越FinFET
超越摩尔整合途径
晶体管在集成方案方面一直在点燃和推动信息技术的研究和发展——包括通过TSV或m-3D集成方式进行异构3D堆叠；2.5D（或3D）小芯片，允许超紧密封装芯片；和器件级3D堆叠（n型器件位于p型器件之上，反之亦然），以及计算方案、器件物理和材料。图的中心显示了业界已经采用的各种晶体管拓扑和材料。“计算方案”框右侧的原理图显示了直接在带有分栅（底部）的FET上构建的自旋量子位，使量子计算机能够从CMOS缩放中受益。可想象的相互作用为研究新颖的物理和设计新颖的结构和功能开辟了许多令人兴奋的可能性。
图5：最先进和新兴MOSFET的比较分析
超越冯·诺依曼计算
信息技术从未停止发展。除了为通用高性能计算而设计的经典计算机外，神经形态计算和量子计算正在积极发展，预计将在某些领域迎来前所未有的优势。它们的共同要求是晶体管具有超高紧凑性和超低漏电，以及高电流驱动能力、鲁棒性和能效，无论是作为核心元件还是支撑元件或接口元件。考虑到这些理想的特性，有理由认为晶体管的缩小和发展永远不会停止，摩尔定律将在可预见的未来长期伴随人们。
结语
这篇综述文章全面总结了晶体管技术的现状与未来发展方向，对于理解半导体产业的前沿动态具有重要参考价值。随着科技的不断进步，晶体管技术将继续在推动未来材料、器件物理和拓扑、异构垂直和横向集成以及计算技术方面发挥核心作用。
本文原文来自Nature，由加州大学圣塔芭芭拉分校Kaustav Banerjee教授课题组发表。