如何在FPGA中实现内部ROM并写入数据？

创作时间:

作者:

@小白创作中心

如何在FPGA中实现内部ROM并写入数据？

引用

来源

https://www.jerry.net.cn/articals/500.html

在FPGA设计中，实现内部ROM（只读存储器）并写入数据是一个重要的技术环节。本文将详细介绍如何通过创建ROM初始化文件、添加ROM IP核、配置参数以及编写测试程序等步骤，在FPGA内部实现ROM功能。

一、实验原理

FPGA本身是基于SRAM架构的，断电后程序会消失。为了实现类似于ROM的功能，可以利用FPGA内部的RAM资源，并在上电时将初始化值写入RAM。Xilinx提供的Vivado工具中包含了ROM的IP核，通过例化这个IP核并根据ROM的读时序读取数据，可以实现ROM的功能。

二、程序设计

创建ROM初始化文件

ROM作为只读存储器，需要提前准备好数据。Xilinx FPGA支持使用初始化数据文件（.coe格式）来配置ROM。以下是一个简单的ROM初始化文件示例（rom_init.coe）：

MEMORY_INITIALIZATION_RADIX=16; //表示ROM内容的数据格式是16进制
MEMORY_INITIALIZATION_VECTOR=
11,
22,
33,
44,
55,
66,
77,
88,
99,
aa,
bb,
cc,
dd,
ee,
ff,
00,
a1,
a2,
a3,
a4,
a5,
a6,
a7,
a8,
b1,
b2,
b3,
b4,
b5,
b6,
b7,
b8; //每个数据后面用逗号或者空格或者换行符隔开，最后一个数据后面加分号

这个文件中，第一行定义了数据格式为16进制，接下来的行是ROM的初始化数据。

添加ROM IP核

在Vivado中添加ROM IP核的步骤如下：

新建工程：在Vivado中新建一个名为rom_test的工程。
添加ROM IP核：点击“IP Catalog”，搜索“rom”，找到“Block Memory Generator”并双击打开。
配置ROM参数：在弹出的配置界面中，进行以下设置：
Component Name：改为rom_ip。
Memory Type：选择“Single Port ROM”。
Port A Options：设置ROM位宽（Port A Width）为8，深度（Port A Depth）为32，使能管脚（Enable Port Type）选择“Always Enable”。
加载数据文件：在“Other Options”下勾选“Load Init File”，然后点击“Browse”按钮，选择之前创建的rom_init.coe文件。
生成ROM IP核：点击“OK”并生成ROM IP核。

编写测试程序

编写一个简单的测试程序，用于读取ROM中的数据并通过逻辑分析仪观察读时序和数据。以下是测试程序的示例（rom_test.v）：

`timescale 1ns / 1ps
module rom_test(
 input sys_clk, //50MHz时钟
 input rst_n //复位，低电平有效
);
wire [7:0] rom_data; //ROM读出数据
reg [4:0] rom_addr; //ROM输入地址 
//产生ROM地址读取数据
always @ (posedge sys_clk or negedge rst_n) begin
 if (!rst_n) begin
 rom_addr <= 5'd0;
 end else begin
 rom_addr <= rom_addr + 1'b1;
 end
end 
//实例化ROM
rom_ip rom_ip_inst (
 .clka (sys_clk), //inoput clka
 .addra (rom_addr), //input [4:0] addra
 .douta (rom_data) //output [7:0] douta
);
//实例化逻辑分析仪
ila_0 ila_m0 (
 .clk (sys_clk),
 .probe0 (rom_addr),
 .probe1 (rom_data)
);
endmodule

在这个程序中，通过不断递增rom_addr来读取ROM中的数据，并通过逻辑分析仪观察地址和数据的变化。