硬件设计中的电流检测电路与电阻匹配原理
硬件设计中的电流检测电路与电阻匹配原理
电流检测电路是电子工程中的重要组成部分，广泛应用于各种电路设计中。本文将详细介绍几种常见的电流检测电路，包括低端电流检测电路、高端电流采样电路以及跨阻放大电路，并探讨运放输入端电阻匹配的重要性。
一、低端电流检测电路
电路分析
下图是一个结合运放设计的电流检测电路，通过改变阻值可以调整放大倍数：
具体分析如下：
- V+=VR
- V-=(Vout×1K)/(1K+9K)
- VR=Vout/10
- Vout=10×VR
实际应用中需要根据传感器输出大小和ADC采集范围来调整放大倍数。
注意事项及解决方法
实际设计中需要注意以下两个参数：
- 运放的输出范围
- 轨到轨输出的概念：运放的输出电压范围几乎能够达到其电源电压的上下极限，即接近电源的轨值(通常是指正电源轨和负电源轨)。
- 例如运放的电压是±15V，那么它的输出信号可能被限制在±12V到±13V之间，不能接近15V的极限。
- 因此在设计输出时要考虑到这个参数，具体看数据手册即可，确定不会超出轨道的值。
- 运放的Vos对电路的影响
- Vos输入失调电压-由虚断可知：同相端和反向端电压相等，但是由于同向端和反向端失配而产生了固有的电压差。就叫输入失调电压Vos，一般Vos约为(1-10mV),高质量运放Vos在1mV以下。
- 因此要保证这个值对于输入的有用信号来说是可以忽略不计的，如果一个量级或者小于它，那将是毁灭性的灾难，或者可以做一下调零处理，但是每个运放可能又偏差大小又有一点小小的区别。
- 运放参数
- 之前关于运放参数的总结，可以参考理解一下，懂得运放参数后，基本就算对于运放学习的入门，但是到精通的路依然很远很漫长。
- 运放参数总结
二、高端电流采样
电路分析
下面是结合运放的一个差分电流检测电路，计算过程如下：
V1-V2=I×10mR
V+=(V1×10K)/(10K+1K)
V-=(VVout-V2)1K/(10K+1K)+V2
Vout=10K/1K(V1-V2)
Vout=10K/1K×I×10mR
需要注意的是，这种电路在电流采样中应用的是很少用的，因为会涉及到阻抗匹配的问题，上述电路的输入阻抗是很低的。电路中的电阻比较小，会产生相对较大的电。
输入阻抗的说明
输入阻抗低通常是用来描述电路或设备的输入端对信号源的阻抗特性。换句话说，输入端较容易吸收信号源的电流，电路的负载效应较大。
低输入阻抗将带来信号源的负载增加以及影响信号质量等问题。
与低输入阻抗相对应的就是高输入阻抗。高输入阻抗意味着电路输入端对信号源的电流吸引力较小，信号源的负担较轻。高输入阻抗电路可以在不显著影响信号源的情况下准确采集信号，通常用于测量小信号场景，如高阻抗传感器接口，模拟信号采集等。
仪表放大采样电路
下面这个电路就是常见的仪表放大采样电路，因为输入端连着的是运放，运放内部电阻是极大的，因此输入阻抗极高，输入电流几乎为0，因此就会解决上面说到的输入阻抗低的问题。
三、跨阻放大电路
上面提到的电流测试方案是通过电阻转换成电压去测量的，那些情况下的电流一般都是比较大的，下面的跨阻放大电路一般情况下都应用于小信号的测量，比如我在近红外光通信项目开发中，曾经遇到了nA级的电流放大，这种情况下明显上面的电路是不符合要求的。
电路图如下：
Vout=I×R 如果电流为1mA 那么输出为1mA×1kΩ=1V
四、为什么运放的输入端要做电阻匹配
- 避免输入失调电压
- 运放的输入端通常会有一些小的失调电压（Input Offset Voltage），即即使两个输入端的电压相等，运放输出也可能不为零。如果输入端的电阻不匹配，两个输入端之间的电流分布可能会不平衡，从而引发更大的失调电压，影响运放的工作精度。
- 避免输入偏置电流引起的误差
- 运放的输入端不仅有输入电压失调（如上所述），还会有输入偏置电流（Input Bias Current）。输入偏置电流是指运放输入端的微小电流，这些电流本应为零，但实际上是由晶体管的偏置特性引起的。输入偏置电流通常非常小，但它与输入端的电阻相乘时，会在电阻上产生一个额外的电压，这个电压会影响运放的输出。
可以提高共模抑制比
增强信号的线序响应
防止引入不必要的噪声
减少热失调和温度漂移