LVDS系统电路板设计指南

创作时间:

作者:

@小白创作中心

LVDS系统电路板设计指南

引用

CSDN

https://m.blog.csdn.net/weixin_42181794/article/details/145341248

LVDS（低压差分信号）是一种高速、低电压、低功耗和低噪声的通用I/O接口标准。在设计包含LVDS的电路板时，需要考虑差分走线、阻抗匹配、交叉串扰和EMI等多种因素。本文将详细介绍LVDS系统电路板设计的关键要点，帮助工程师优化设计，提高系统性能。

LVDS是高速、低电压、低功耗和低噪声通用I/O接口标准。低电压摆幅和差分电流模式输出显著降低了电磁干扰（EMI）。这些输出有较快的边沿速率，使信号通路起到了传输线的作用。因此，超高速电路板设计和差分信号理论对于设计含有Altera FPGA并集成了LVDS的电路板非常有用。此外，在设计LVDS电路板时，还需要考虑差分走线、阻抗匹配、交叉串扰和EMI等多重因素。

差分走线

LVDS采用了差分传输机制，每一LVDS信号使用两条走线。这两条走线之间的电压差定义了LVDS信号值。在对电路板布板时，请按照以下指南进行操作，以便在差分走线上成功的传输LVDS信号。

为尽量减小反射，维持接收器的共模噪声抑制，差分线在离开驱动IC后，应尽可能彼此靠近。而且，为避免差分阻抗出现不连续点，差分LVDS信号之间的距离在整条走线上都应保持不变。
为减小偏移，差分LVDS走线之间的电信号长度应相同。一路信号在另一路信号之前到达会在信号对之间产生相位差，减小了接收器偏移余量（RSKM），从而影响系统性能。
减少信号通路上的过孔数或者其他不连续点。
电容等任何杂散负载在差分对的每一条走线上必须大小相同。
为避免信号不连续性，建议采用45°弧线走线而不是90°直角转弯。

阻抗匹配

由于是高速LVDS，因此，阻抗匹配非常重要，即使是非常短的转弯。差分LVDS走线的任何不连续点都会导致信号反射，劣化信号质量。这些不连续点增大了共模噪声，以EMI的形式进行辐射。LVDS以电流模式输出，需要匹配电阻实现闭环，没有电阻匹配时无法工作。所选择的这一匹配电阻值（RT）与传输线的差分阻抗相匹配，在90Ω到110Ω之间（一般为100Ω）。图1所示为匹配电阻的正确应用。

为LVDS通道选择匹配电阻时，应遵从以下指南。

将匹配电阻放在发射器差分互联的远端。可以采用一个100Ω电阻。
采用表面贴薄膜0603或者0805大小的芯片电阻。
在距离接收器7mm以内安装匹配电阻，尽可能靠近接收器。

LVDS和单端信号之间的交叉串扰

为减小LVTTL、SSTL-3、SSTL-2以及类似标准等LVDS和单端信号之间的交叉串扰，必须将差分LVDS信号与单端信号隔离。如果LVDS和单端信号彼此距离不够远，单端信号可能会给差分对带来一定的干扰。靠近单端信号走线的LVDS信号受到的影响要比远端信号大一些，LVDS接收器无法将产生的差值信号作为共模噪声而抑制掉。虽然干扰不会导致LVDS接收器错误的触发；但是，会劣化LVDS信号质量，从而减小噪声余量。在同一PCB层上，单端信号距离LVDS信号至少12mm，以避免交叉串扰效应。可以采用VCC和地平面来隔离LVDS信号层和单端信号层。图2显示了使用电源平面作为LVDS层与单端信号层的屏蔽。

电磁干扰

电磁辐射是设计人员通常关心的问题，因为辐射会通过电磁横波（TEM）进行传播。这些电磁波会穿过屏蔽层，导致系统无法通过电磁兼容性（EMC）测试。采用CMOS或者TTL等单端传输方式时，几乎所有的磁力线都能够从导体中自由辐射出去。一些磁力线以TEM波的形式传播，从系统中辐射出去，带来EMC问题。

对于LVDS差分信号，磁力线彼此抵消，电场相互耦合。这些电场彼此紧密耦合，无法辐射出去。只有很少的泄漏场从耦合中辐射出去。因此，相对于CMOS或者TTL信号，LVDS差分传输系统的EMI要小得多。图3显示了单端走线和差分对的电磁场效应。

LVDS信号可以布在PCB微带线（外层）和带状线（中间层）之间。图4显示了LVDS带状线和微带线的电磁场辐射。

对于微带线，下面的地平面耦合了其他的磁力线，从而限制了更多的磁力线，减小了EMI的影响。带状线耦合了所有的磁力线，显著降低了EMI，但是存在以下不足：

传播时间要比微带线长得多（通常是1.5倍）
需要额外的过孔
需要更多的板层
很难精确的实现100Ω差分阻抗

为实现磁场的最大耦合，差分对两个导体之间的间隙应尽可能小。图5显示了带状线和微带线对的尺寸。

为更好的耦合差分对，S<2W，S<B，D>2S，其中：

W = 差分对中一条走线的宽度
S = 差分对两条走线之间的距离
D = 临近差分对之间的距离
B = 电路板厚度

应遵从以下规则，以实现差分对两个导体之间良好的耦合：

导体之间的距离不应超过宽度的两倍（S<2W）
电路板的厚度应大于导体之间的距离（B>S）
两个临近差分对之间的距离应大于或者等于两个独立导体之间距离的两倍（D>2S）。

通用PCB指南

这一节介绍通用PCB布局和供电电压指南。

常用的FR-4材料适用于低频（500至600MHz）应用。高速设计可以考虑G-TEK或者聚四氟乙烯材料。
在设计早期阶段，没有进行大量的预布板仿真之前，开发高效的PCB去耦合策略需要估算去耦合电容数量、取值和类型。Altera的电源分配网络（PDN）工具提供这些关键信息。
使用LVDS器件时，应采用并联的0.1、0.01和0.001μF云母、陶瓷或者聚苯乙烯0805大小的表面贴芯片电容旁路所有VCC_CKLK和VCC_CKOUT引脚。这些电容应在引脚下面，尽可能贴近引脚放置。除了这些电容，还应靠近引脚放置另一个2.7μF电容。
尽可能靠近连接器放置LVDS驱动器和接收器。
发射器输出和连接器之间每一条走线的物理长度彼此相差不应超过5mm，以减小数据偏移。
隔离LVDS信号和TTL信号，以减小交叉串扰（适用于差分层）。
分开LVDS地和供电平面。
应使用宽带示波器的高阻抗、低电容示波器探针。
保持信号线分支尽可能短。
应采用多个过孔来连接电源和地平面。