详解锁相环（PLL）电路、信号、模块组成
详解锁相环（PLL）电路、信号、模块组成
锁相环（PLL）是电子系统中最通用、最灵活和最有价值的电路配置之一，因此在许多应用中都有使用。它用于时钟重定时和恢复，作为频率合成器和可调谐振荡器，仅举几个例子。因此，在包括无线电接收器和测试设备在内的许多RF设备项目中都可以找到PLL。根据其具体实现，它可以服务于近直流到GHz和更高的频率，在系统和电路中发挥许多关键作用。
PLL是一个闭环（负反馈）架构，基本PLL由以下模块组成（图1）：
图1：基本PLL是一个闭环负反馈系统，其中参考信号和VCO输出之间的误差用于校正该输出；低通滤波器是建立环路动态的关键要素。
相位/频率检测器（PFD）（通常简称为相位检测器PD）将输入信号与参考信号进行比较，并产生与其相位差成正比的误差信号（请记住，相位和频率密切相关，因为频率是相位的时间导数）；相位检测器的输出通常进入电荷泵，将小电流差转换为更大的电压。
一个低通滤波器（LPF），它对误差信号的频谱进行整形；这种滤波器的设计通常是工程科学和直观艺术的结合，并且是设置PLL操作的许多动态的主要因素
输出相位/频率由误差信号控制的压控振荡器（VCO）
VCO输出端的可选分频器，它使PLL以参考频率的倍数N生成频率；N可以是整数，许多PLL设计支持小数N非整数除法
VCO（和分频器，如果使用）的输出进入相位/频率检测器以完成反馈环路。在操作中，误差信号随着相位差的增加而增加。这会以相反方向驱动VCO相位，从而减少误差信号。结果，输出的相位被锁定到另一个输入的相位。
当PLL输出密切跟踪输入并且误差信号较小且相对稳定时，PLL被称为“锁相”或简称为“锁相”。根据应用，系统中使用的PLL系统的输出要么是VCO的输出，要么是VCO的控制信号。
当然，PLL最初是在1920年代左右使用真空管设计的。随着1970年代第一款大众市场PLL作为IC Signetics NE565用于0.001Hz至500kHz工作频率的推出，它们的受欢迎程度显着扩大。虽然这部分现在显然已经过时（Signetics早已不复存在），但其数据表已存档并可在线获取。
PLL可以使用模拟、数字或混合信号电路构建。早期的PLL是全模拟的，带有模拟鉴相器、低通滤波器、VCO和可选的分频器；除法器很快升级为数字除法器，以允许整数和小数整数除法。数字PLL现在用升降计数器代替相位检测器，该计数器在数字域中执行类似功能，并且还可以使用数字滤波器，误差信号驱动直接数字合成器作为VCO。
由于其内部结构的模块化、广泛使用和广泛应用，PLL是莎士比亚或詹姆斯乔伊斯作品的工程对应物，因为它已成为无数文章、论文和书籍的主题。他们通过广泛的定性讨论和高度详细的定量模型对PLL进行了广泛的分析；几乎所有此类分析都始于Gardner和Viterbi的经典著作2，3。可用的技术论文涵盖了PLL的性能，包括每个功能块中的多种噪声、抖动、漂移、非线性、失真和其他电路缺陷，以及多种输入信号的性能。其中包括在时域和频域中检查PLL操作的论文；一些专注于简单的一阶模型，而另一些则使用高度复杂的模型来捕捉PLL电路和信号的许多真实世界的细微之处。
PLL参数满足应用目标
与大多数电子电路一样，有一些基本参数适用于几乎所有应用，有些在特定情况下更为关键。通过调整相位检测器、低通滤波器、VCO和分频器的一些设计细节，PLL设计可以在这些参数之间权衡性能，以最好地满足应用优先级。顶级因素包括：
工作频率：PLL及其VCO的标称、自由运行频率
工作范围：PLL和VCO将工作的频率跨度。这包括PLL可以获取信号并实现锁定的拉入范围，以及一旦实现它可以保持锁定的更宽范围
转换或捕获时间：PLL捕获并锁定在操作外部限制的信号所花费的时间，这在很大程度上由低通滤波器决定；带宽较窄的滤波器具有较长的捕获时间，但会限制噪声和抖动，而带宽较宽的滤波器具有更快的响应，但允许更多噪声通过PLL系统
噪声和抖动：由PLL的元件添加并因此出现在其输出端的任何噪声或抖动，即使是完美的信号也是如此。整体噪声品质因数（FOM）以dBc/Hz表示，有几种不同类型的FOM
死区：当相位/频率检测器的两个输入非常接近时，检测器可能看不到这一点，因此不会产生错误输出；这有点类似于电子滞后或机械静摩擦
许多其他因素也可能适用于不同应用中的PLL，例如无杂散动态范围（SFDR）、失真、截距和温度系数；完整的列表可能很长。
PLL IC在频率、性能、集成度方面不断提高
为了实现给定应用的最佳性能因素组合，PLL用户将购买并连接单独的模块：相位/频率检测器、定制滤波器、VCO和其他元件。当然，模块和混合设备制造商很快通过组合多个单独的IC芯片和分立元件，提供完整的PLL作为完全表征的单元。
然而，对更高频率的无线系统的需求，例如对软件定义无线电、智能手机、雷达系统和许多其他应用的需求，一直激励IC供应商开发能够产生高性能单片PLL的工艺和设计。其中许多集成了大部分或所有功能块（取决于频率和所需的性能），从而减少了设计时间、风险、电路板空间和功耗。
例如，Hittite（现为Analog Devices的一部分）的HMC830LP6GE PLL是一个小数N PLL，工作频率范围为25 MHz至3 GHz。它针对蜂窝/4G基础设施、中继器和毫微微蜂窝以及通信测试设备，以及具有-110 dBc/Hz的超低带内相位噪声、-227 dBc/Hz的FOM和低于180 fsec的rms抖动的其他应用。
该IC包括一个集成VCO（图2），传统上它一直是最难集成的功能，同时仍能在高频下实现高整体性能。与大多数PLL一样，数据手册有十多个详细图表，显示了PLL在各种条件下的许多方面的性能。图3显示了PLL在不同温度下工作范围内的集成rms抖动。
图2：Analog Devices的HMC830LP6GE代表了过去几年的趋势：将VCO与PLL的其余部分一起放入IC中，同时扩展频率范围且不影响品质因数。
图3：PLL数据表通常有许多性能图表，例如HMC830LP6GE的这张图表，显示了-40⁰C、27⁰C和85⁰C时的rms抖动（fsec）与频率的关系；请注意在该范围内的性能稳定性。
另一个具有集成VCO的PLL是凌力尔特公司的LTC6948，它是一款370 MHz至6.39 GHz小数N器件，还具有超低噪声。它还包括一个参考分频器、相位/频率检测器、电荷泵、分数反馈分频器和VCO输出分频器。归一化带内相位噪底FOM为-226 dBc/Hz，宽带输出相位噪底为-157 dBc/Hz（图4）。
图4：除其他参数外，Linear Technology的LTC6948数据表还包括归一化带内相位本底噪声FOM和宽带输出本底相位噪声；后者在最高频率下从-100 dBc/Hz下降到-157 dBc/Hz。
它支持高达425 MHz的参考输入频率，以实现快速频率切换。该IC非常适合无线基站（LTE、WiMAX、W-CDMA、PCS）等应用；微波数据链路和军用/安全无线电，它可以用作高速、可调谐6.39 GHz宽带接收器的核心（图5）。
图5：即使是高度集成的IC也需要无源元件支持，正如该基于LTC6948的高速、可调谐6.39 GHz宽带接收器的原理图所示。
Maxim Integrated的MAX2870是一款23.5 MHz至6 GHz PLL，带有小数/整数N合成器和VCO（图6）。该设备通过覆盖3 GHz至6 GHz的多个VCO实现其超宽频率，可以自动选择或在用户控制下（通过串行接口）选择；用户提供环路滤波器和参考。相位/频率检测器在整数N模式下工作至105 MHz，在小数N模式下工作至50 MHz，并接受高达200 MHz的参考频率。PLL在多个分频器设置中显示出出色的6.0 GHz相位噪声性能（图7）。应用包括无线基础设施、测试和测量、卫星通信和无线局域网。
图6：Maxim Integrated的MAX2870通过使用多个内部VCO实现了6 GHz额定值，这些VCO可以自动选择或由用户主动选择。
图7：PLL供应商再次提供了详细的性能规格，例如MAX2870在工作带宽内的相位噪声图，具有不同的分频系数。
尽管Texas Instruments LMX2492小数分频PLL（图8）不包括集成VCO，但它使用外部VCO可在500 MHz至14 GHz范围内工作；其FOM为-227 dBc/Hz。当与合适的环路分频器结合使用时，它可以用作77 GHz汽车雷达系统的核心（图9）；它还包括针对这一重点应用的斜坡/啁啾生成。
图8：Texas Instruments LMX2492 PLL不包括VCO，但在-227 dBc/Hz的FOM下达到14 GHz性能。
图9：LMX2492面向77 GHz汽车雷达等应用，具有雷达所需的集成斜坡和啁啾功能。
由于其200 MHz相位检测器响应，该PLL还可用于非雷达应用，例如移动无线、紧凑型射频、雷达模块、微波回程、示波器、频谱分析仪、陆地移动无线电和软件定义无线电。尽管其额定频率很高，但该IC采用3.15至3.45 V电源供电，耗散电流仅为60 mA。
除了RF性能之外，许多PLL现在还包括SPI或I2C串行接口，因此系统处理器可以设置和更改一些PLL参数，例如增益、滤波器带宽或范围。这使软件能够调整给定电路中的这些因素以满足不断变化的场景，或者允许在多个设计中使用相同的组件。
概括
几十年来，PLL一直是许多用于通信、合成、时钟、信号生成和信号恢复应用的电子系统的关键部分。新IC正在将频率、噪声和抖动性能方面的性能规范推向新的水平，同时将更多功能集成到单个设备中。通过在环路设计本身内添加数字功能，或作为建立PLL工作点的控制功能，PLL的多功能性和灵活性进一步增强。
