电流采样电阻：大小选择与高低侧采样方案解析

电流采样电阻：大小选择与高低侧采样方案解析

引用

CSDN

1.

https://blog.csdn.net/zjb6668/article/details/144170079

电流采样电阻是电子电路中常用的一种测量元件，其大小选择、布局布线以及高低侧采样方案都会影响测量精度和电路性能。本文将深入探讨这些问题，并给出相应的解决方案。

1. 电阻大小问题：为什么选择50mΩ而不是100-200mΩ？

采样电阻太小也不行，得出的压降太小不利于运放进行放大。

2. 布局布线：开尔文接法

3. 高低侧端电流采样问题

两种方式主要不同是共模输入电压不同，高侧方式共模输入电压接近电源电压，因此其非常高，假设负载供电是12V，而运算放大器是3.3V供电，那就需要专门的共模输入电压高于12V的电流感应放大器。而低侧方案其共模输入电压接近GND，所以其共模输入电压较低，选择普通运放即可。

但是低侧方案也有自己的缺点，它可能导致接地环路问题，如下图3所示，被监测负载的负端在GND的基础上叠加了Rs的压降，而其他负载的负端接GND，两者不共地，同时，当被监测负载在PCB上直接与GND短路时，电流不经过通路1和2而是直接通过电流通路3，此时系统监测不到负载短路情况。而高侧方式不存在这种问题，因此需要权衡后选择方案。

一、采样电阻选大时的影响

1. 负载电压的显著降低

• 采样电阻选大时，其电压降（V=I×RV = I \times RV=I×R）会显著增加，导致负载端的供电电压降低。
• 例如：
• 若电流为10A，采样电阻为100mΩ，则电压降为： V=10×0.1=1VV = 10 \times 0.1 = 1VV=10×0.1=1V
• 在一个5V系统中，这1V的电压降会大幅降低负载的实际供电电压（剩余4V），影响负载性能。

2. 电路散热问题

• 较大的采样电阻在大电流下会产生更多热量： P=I2×RP = I^2 \times RP=I2×R
• 例如，10A通过100mΩ的采样电阻时功耗为10W，这可能导致电阻过热。
• 过热会引起电阻值的漂移，影响测量精度，也可能需要额外的散热设计。

3. 动态范围的压缩

• 较大的采样电阻产生较大的采样电压可能超过后续电路的动态范围，尤其是ADC或运放的输入范围：
• 假如ADC的输入范围为0~3.3V，采样电阻较大时，电压降可能超出这个范围，导致信号裁剪和测量失真。

4. 高频响应受影响

• 较大的采样电阻可能与电路的分布电容形成RC低通滤波器，削弱高频成分，影响动态电流测量的准确性。

4. 采取电流感应放大器和普通运放的方案：

5. 灵魂拷问，HR实战：

采样电阻选大了除了功耗上还有啥影响，把后面运放放大倍数调小不可以解决问题吗，那采样电阻去的很小又由什么问题产生哪些影响，把放大器倍数调很大又有什么影响，采样电阻放在下端，上端相线上各有什么优势你为什么放在下端进行采样

低端采样的优点

• 电路简单：低端采样通常直接将电阻一端接地，信号电压相对于地电位，简化运放和ADC的设计。
• 抗共模干扰强：低端电路的共模电压为0，运放设计不需要考虑高共模输入的要求，避免了放大器共模抑制比（CMRR）不足的问题。
• 成本较低：无需高性能的差分放大器来处理高共模信号。

低端采样的缺点

• 不能直接测量接地电流：负载电流直接通过采样电阻回地，可能干扰负载的地参考点，尤其在高频电流信号时影响明显。

高端采样的优点

• 可以监控接地电流：适合用于需要直接测量电源输出端或接地端电流的应用。
• 减少地电位干扰：对于高噪声环境，高端采样可以避免电源地噪声对测量的影响。

高端采样的缺点

• 共模电压问题：采样信号可能存在高共模电压，需要使用高共模抑制比（CMRR）能力强的差分运放，增加成本和设计难度。
• 电路复杂度高：需要更复杂的放大电路和布线设计。