IC ESD测试方法详解

IC ESD测试方法详解

引用

CSDN

1.

https://blog.csdn.net/u010783226/article/details/120658584

IC的ESD（Electrostatic Discharge，静电放电）测试是确保芯片在实际应用中能够承受静电干扰的重要环节。以下是四种主要的ESD测试方法：

一. 输入/输出 pin相对于VDD/VSS测试

注解：

1. 所有输入/输出PAD相对于地的正向ESD脉冲测试。
2. 所有输入/输出PAD相对于地的负向ESD脉冲测试。
3. 所有输入/输出PAD相对于电源的正向ESD脉冲测试。
4. 所有输入/输出PAD相对于电源的负向ESD脉冲测试。

二. Pin to Pin ESD测试

注解：

1. 每一个输入/输出相对于其他所有的输入/输出的正向ESD脉冲测试。
2. 每一个输入/输出相对于其他所有的输入/输出的负向ESD脉冲测试。

三. VDD to VSS ESD测试

注解：

1. 正的ESD电压出现在VDD脚，此时VSS脚接地，但所有I/O脚皆悬空。
2. 负的ESD电压出现在VDD脚，此时VSS脚接地，但所有I/O脚皆悬空。

四. Analog Pin ESD测试

在模拟IC内常有差动输入级（Differential Pair）。如OP的差动输入级的正负输入端连接到IC的Pin时，这两支输入脚要另外单独做R电放电测试，以验证该两支输入脚所连接的差动输入级会不会被静电放电所破坏。

注解：

1. 正的ESD电压出现在差动输入级的正输入脚位，此时差动输入级的负输入脚接地，其他所有I/O脚以及VDD，VSS脚皆悬空。
2. 负的ESD电压出现在差动输入级的正输入脚位，此时差动输入级的负输入脚接地，其他所有I/O脚以及VDD，VSS脚皆悬空。