ESD注入工艺详解：从原理到实现

ESD注入工艺详解：从原理到实现

引用

CSDN

1.

https://m.blog.csdn.net/weixin_42896509/article/details/143752998

ESD 原理

在半导体领域，ESD（静电放电）是指半导体器件在与周围环境相互作用过程中，由于静电电荷的积累以及不同静电电位物体间的接触、感应等，导致静电电荷快速转移而形成的瞬间放电现象。

半导体器件内部结构精细且对电压、电流等较为敏感。当发生ESD时，其瞬间释放的高电压、高电流可能会超出半导体元件所能承受的范围，从而对晶体管、电容、电阻等内部元件造成损伤，比如击穿、短路、开路等，进而影响半导体器件的正常功能和性能，严重时甚至会使器件完全失效。

Fig1. GGNMOS device I-V characteristics

由于MOS晶体管具有更好的瞬态恢复特性，因此在静电放电（ESD）保护方面得到了广泛应用。GGNMOS结构简单（如图1所示），具有易于触发、低功耗等优点。图1显示了带有ESD保护的GGNMOS的I-V特性曲线。

1. 图1中的Vt1是寄生NPN的阈值电压，它决定了GGNMOS器件的瞬态响应。在多指纹情况下，如果Vt1太大，甚至小于Vt2，非均匀触发会加剧，并影响内部电路的栅氧化层击穿电压。因此，代表整体保护水平的It2在保护结构中会降低。
2. (Vh, Ih)表示器件的保持状态，其中Vh是漏极电压。在Vt1开启电压的作用下，寄生LNPN进入不稳定区域(负阻区)，并保持在保持状态。ESD电流主要通过寄生LNPN进行放电。为了简化设计，Vh可以保持在Vdd的设计公差范围内(±10%)。
3. (Vt2, It2)是器件的热击穿点(第二击穿点)。当GGNMOS器件的漏极电压继续增加时，GGNMOS器件到达(Vt2, It2)点。当漏极电压达到Vt2时，It2是GGNMOS所能承受的最大ESD电流，是ESD保护器件的保护水平。

ESD implant process

如图2所示，对于NMOS, ESD implant process 是通过在NMOS的drain端注入重掺杂P型离子(通常为B离子)，需要注意的是P型离子需要注入到N型扩散和P-sub之间的表面触点下方。

Fig2. Output NMOS with the modified ESD-implant process.

目的是降低此处PN结的反向击穿电压，当静电发生时，在这个位置能够快速形成ESD保护二极管。在这里有一个知识点，齐纳击穿与雪崩击穿。对于ESD diode, 我们更需要的是PN结反向击穿为齐纳击穿，因为齐纳击穿可恢复。

击穿机制

雪崩击穿：

随着反向电压的提高，空间电荷区内电场增强，通过势垒区的载流子获得的能量也随之增加。当反向电压接近击穿电压UB时，这些有较高能量的载流子与空间电荷区内的中性原子相遇发生碰撞电离，产生新的电子-空穴对。这些新产生的电子和空穴又会在电场的作用下，重新获得能量，碰撞其它的中性原子使之电离，再产生更多的电子-空穴对。这种连锁反应继续下去，使空间电荷区内的载流子数量剧增，就像雪崩一样，使反向电流急剧增大，产生击穿。所以把这种击穿称为雪崩击穿。

Fig3. 雪崩击穿

雪崩击穿一般发生在掺杂浓度较低、外加电压又较高的PN结中。这是因为掺杂浓度较低的PN结，空间电荷区宽度较宽，发生碰撞电离的机会较多。

齐纳击穿：

当反向电压增大到一定值时，势垒区内就能建立起很强的电场，它能够直接将束缚在共价键中的价电子拉出来，使势垒区产生大量的电子-空穴对，形成较大的反向电流，产生击穿。把这种在强电场作用下，使势垒区中原子直接激发的击穿现象称为齐纳击穿。

Fig4. 齐纳击穿

齐纳击穿一般发生在掺杂浓度较高的PN结中。这是因为掺杂浓度较高的PN结，空间电荷区的电荷密度很大，宽度较窄，只要加不大的反向电压，就能建立起很强的电场，发生齐纳击穿。

参考文献

1. Hun-Hsien Chang; Ming-Dou Ker; Jiin-Chuan Wu. (1999). Design of dynamic-floating-gate technique for output ESD protection in deep-submicron CMOS technology. , 43(2), 375–393. doi:10.1016/s0038-1101(98)00262-7
2. Shi, Jun. (2016). [IEEE 2016 International Conference on Audio, Language and Image Processing (ICALIP) - Shanghai, China (2016.7.11-2016.7.12)] 2016 International Conference on Audio, Language and Image Processing (ICALIP) - ESD characteristics of GGNMOS device in deep sub-micron CMOS technology. , (), 327–331. doi:10.1109/ICALIP.2016.7846533