MOS驱动电路的应用及通用电路说明
MOS驱动电路的应用及通用电路说明
在电子工程领域，MOS管（金属氧化物半导体场效应晶体管）的驱动电路设计是一个关键问题，特别是在不同电压应用场景下。本文将介绍一种通用的MOS驱动电路解决方案，该电路能够有效解决低压、宽电压和双电压应用中的驱动问题，并具有低功耗、高效率等优点。
MOS驱动电路的应用场景
低压应用
当使用5V电源时，如果采用传统的图腾柱结构，由于三极管的be间存在约0.7V的压降，导致实际加在栅极上的电压只有4.3V。这种情况下，选用标称栅极电压为4.5V的MOS管存在一定风险。同样的问题也出现在3V或其他低压电源的应用场合。宽电压应用
输入电压并非固定值，会随时间或其它因素变动。这种变动导致PWM电路提供的MOS管驱动电压不稳定。为了确保MOS管在高栅极电压下安全工作，很多MOS管内置稳压管来限制栅极电压幅值。当提供的驱动电压超过稳压管电压时，会产生较大的静态功耗。简单用电阻分压降低栅极电压的方法，在输入电压较高时MOS管工作良好，但输入电压降低时栅极电压不足，导致导通不彻底，增加功耗。双电压应用
在一些控制电路中，逻辑部分使用5V或3.3V数字电压，而功率部分使用12V甚至更高电压，且采用共地连接方式。这就需要一个电路，让低压侧能够有效控制高压侧的MOS管，同时高压侧的MOS管也会面临上述问题。
在这三种情况下，传统的图腾柱结构无法满足输出要求，而市面上现成的MOS驱动IC似乎也没有包含栅极电压限制的结构。
通用电路解决方案
电路原理图
图1：用于NMOS的驱动电路
图2：用于PMOS的驱动电路
工作原理分析
以NMOS驱动电路为例进行简单分析：
- Vl和Vh：分别是低端和高端电源，Vl不应超过Vh。
- Q1和Q2：组成反置的图腾柱，实现隔离并确保Q3和Q4不会同时导通。
- R2和R3：提供PWM电压基准，通过改变基准使电路工作在PWM信号波形陡直位置。
- Q3和Q4：提供驱动电流，导通时相对Vh和GND的压降只有约0.3V，远低于0.7V的Vce。
- R5和R6：反馈电阻，对栅极电压采样并通过Q5产生负反馈，限制栅极电压在有限数值内，该数值可通过R5和R6调节。
- R1：限制Q3和Q4基极电流。
- R4：限制MOS管栅极电流，即Q3和Q4的Ice，必要时可在R4上并联加速电容。
电路特性
- 低压控制高压：用低端电压和PWM驱动高端MOS管。
- 低幅度PWM驱动：用小幅度PWM信号驱动高栅极电压需求的MOS管。
- 栅极电压峰值限制：通过反馈电阻实现栅极电压限制。
- 输入输出电流限制：通过电阻实现电流限制。
- 低功耗设计：通过合理选择电阻实现低功耗。
- PWM信号反相：NMOS不需要此特性，可通过前置反相器解决。
技术背景与发展趋势
在便携式设备和无线产品设计中，提高性能和延长电池工作时间是关键挑战。DC-DC转换器因其高效率、大输出电流和低静态电流等特点，非常适合为便携式设备供电。当前DC-DC转换器设计技术的主要发展趋势包括：
- 高频化技术：随着开关频率提升，变换器体积减小，功率密度提升，动态响应改善。小功率DC-DC转换器的开关频率将达兆赫级。
- 低输出电压技术：随着半导体制造技术进步，微处理器和便携式设备工作电压降低，要求DC-DC变换器提供低输出电压。
这些技术发展对电源芯片电路设计提出更高要求，特别是对于开关元件的性能和驱动电路。MOS管因其低导通电阻和低能耗特性，在高效DC-DC芯片中广泛应用，但其大寄生电容（NMOS开关管栅极电容可达几十皮法）对高频率驱动电路设计提出挑战。
自举升压电路设计
在低电压ULSI设计中，多种CMOS、BiCMOS采用自举升压结构的逻辑电路和大容性负载驱动电路。这些电路能在低于1V电压供电条件下正常工作，并在1～2pF负载电容条件下达到几十兆甚至上百兆赫兹的工作频率。本文采用自举升压电路设计，适用于低电压、高开关频率的升压型DC-DC转换器驱动电路。基于Samsung AHP615 BiCMOS工艺设计并经Hspice仿真验证，在1.5V供电电压、60pF负载电容条件下，工作频率可达5MHz以上。