理解ADC：分辨率、采样率与带宽之间的关联
理解ADC：分辨率、采样率与带宽之间的关联
ADC（模数转换器）的分辨率、采样率和带宽是三个关键参数，它们之间存在密切的关联。本文将从采样-保持电路的工作原理出发，深入探讨这些参数之间的关系。
采样-保持电路
ADC的核心组件之一是采样-保持电路（Sample & Hold），其简化电路图如下：
图1 ADC采样保持电路，来源[1]
该电路的核心是一个电容。当开关闭合时，电路处于采样模式，外部信号给电容充电；当开关断开时，电路进入保持模式，此时ADC进行模数转换。
电容的瞬态响应
采样和保持模式的转换并非瞬间完成，而是存在一个瞬态响应过程。下图展示了电容上的瞬态响应：
图2 电容上的瞬态响应，来源[2]
图中蓝色虚线表示外部信号，红色实线表示电容上的信号。几个关键时间参数包括：
- Acquisition time：电容获取外部信号电压所需时间
- Aperture time：由于时钟抖动和噪声导致的不确定性
- Settling time：电容稳定保持某个电压所需时间
特别需要注意的是，在Settling time内，信号可能会发生小部分振荡，这在存在容抗的交流电路中是常见现象。
Settling time与分辨率
ADC的分辨率通常用bit位数表示，分辨率越高，LSB（最低有效位）的幅度越小。振荡信号需要经过时间衰减并趋向稳定，我们的目标是让振荡信号的振幅最终稳定在1/2 LSB幅度内。因此，分辨率越高（即LSB越小），就需要等待更长的时间才能使振荡信号变得足够稳定。
ADI的文章“Put an End to High Speed Converter Bandwidth Terms”[3]详细描述了这种关系：
图3 ADC分辨率、LSB与Error，来源[3]
不同分辨率下的Settling time可以用时间常数的倍数来衡量：
图4 ADC不同分辨率所需Setting Time是时间常数的倍数，来源[4]
例如，在相同电路条件下，一个12位ADC的Settling time需要等待8.4倍的时间常数（图中12B的箭头），才能使振荡信号稳定在1/2 LSB以内。
采样率的影响因素
了解上述内容后，我们可以分析采样率的影响因素。ADC的一个采样周期所需的最少时间是Acquisition time + Aperture time + Settling time + Conversion time。在参考资料[1]中给出了计算公式：
图5 ADC最大采样率的计算公式，来源[1]
如果只考虑公式中的变量，可以得出结论：ADC获取更高的分辨率（bit位数）需要更长的Settling time，因此采样率也会相应降低。
带宽的影响因素
虽然上述内容主要讨论了分辨率和采样率，但带宽也是一个重要参数。在采样-保持电路中存在电容和电阻（如开关内阻），这构成了一个RC滤波器。ADI的文章[3]给出了一个计算示例：
图6 ADC带宽与采样率，来源[3]
其中ADC的带宽（Full Power Bandwidth，FPBW）与采样率的关系用红线标出。最终计算结果表明，2.5 GSPS的采样率需要6.62 GHz的带宽。然而，这只是一个简化的模型，实际的采样-保持电路更为复杂，可能包含运放、反馈、差分等组件，因此实际ADC带宽受到的影响因素也更为复杂。
“ADC带宽”的定义
ADC的带宽（Full Power Bandwidth）是指ADC能够准确传递信号且不产生明显衰减的频率范围，即发生3dB衰减时的频率。在ADC选型时，对于RF Intermediate Frequency接收机或需要降采样的场景，优先考虑ADC带宽；而对于传感器的ADC选型，优先考虑的可能是采样率、分辨率或SNR等指标。
参考资料
- TI SNOA223: Application Note 775 Specifications and Architectures of Sample-and-Hold Amplifiers
- https://www.digikey.be/en/articles/analog-fundamentals-sample-and-hold-circuits-work-adc-accuracy
- ADI StudentZone—November 2017 Put an End to High Speed Converter Bandwidth Terms
- ADI AN-835: Understanding High Speed ADC Testing and Evaluation
- TI Useful Things to Know about High-Speed A/D Converters