节能革命！一文集锦提升开关电源效率的八大类16种方法

节能革命！一文集锦提升开关电源效率的八大类16种方法

在当今电子设备无处不在的时代，开关电源作为电能转换的关键部件，其效率的提升对于降低能耗、减少发热以及延长设备使用寿命具有极为重要的意义。无论是智能手机、电脑，还是各类工业设备，开关电源的性能都直接影响着整个系统的运行效率和稳定性。尽管能量转换系统中无法实现 100% 的转换效率，但通过不断优化各种技术和应用手段，我们能够让开关电源的效率接近理论极限，从而在节能环保的道路上迈出坚实的步伐。

开关电源的基本原理与损耗构成

开关电源的核心功能是将一个较高的直流输入电压转换为较低的直流输出电压，以满足不同电子设备的供电需求。以降压转换器为例，其主要通过 MOSFET（金属 - 氧化物半导体场效应晶体管）以固定频率（fs）在脉宽调制信号（PWM）的控制下进行开、关操作来实现电压转换。

当 MOSFET 导通时，输入电压给电感和电容（L 和 COUT）充电，将能量传递给负载，此时电感电流线性上升；当 MOSFET 断开时，输入电压与电感断开连接，电感和输出电容为负载供电，电感电流线性下降。MOSFET 的导通时间定义为 PWM 信号的占空比（D），每个开关周期被分成 [D × tS] 和 [(1 - D) × tS] 两部分，分别对应 MOSFET 的导通时间和二极管的导通时间。

然而，在这个过程中，不可避免地会产生各种损耗，这些损耗主要包括 MOSFET 和二极管的传导损耗、MOSFET 的开关损耗、电感功耗（包括线圈损耗和磁芯损耗）、电容损耗以及线路寄生电感产生的开关损耗等。在典型的降压型转换器中，MOSFET 电流波形呈现出特定的变化规律，其传导损耗与导通电阻（Rds (ON)）密切相关，而开关损耗则随着开关频率的升高而增大。

降低导通损耗的策略

优化 MOSFET 导通电阻

MOSFET 的导通损耗在开关管总损耗中占据较大比例，对于 MOSFET 而言，降低导通电阻可以有效降低导通损耗。例如，将 IRF840 换成 IRF740 可以将导通电阻从 0.8Ω 降低到 0.55Ω，导通损耗能够降低 40% 以上；若采用 CoolMOS 的 SPP07N06C3（RDS (ON)=0.6Ω）替代 IRFBC40（RDS（ON）=1.2Ω），导通损耗可以降低一半。

MOSFET 厂家在 Rds（on）的竞争十分激烈，主要玩家有英飞凌、NXP 等。这是因为随着半导体技术的不断发展，通过改进制造工艺和材料等手段，能够不断降低 MOSFET 的导通电阻，从而减少在导通状态下的能量损耗。

合理调整占空比

在开关管额定电流相同的条件下，占空比的变化会对导通损耗产生显著影响。占空比为 0.5 的导通损耗是占空比 0.4 的导通损耗的 80%。有时为了获得更合理的占空比，不惜采用多级电源转换器。例如，将 48V 转换为 1V，可以先转为 12V，再转为 1V；或者 12V 转 1V 时，采用先转 5V，再转 1V 等方案。通过这样的多级转换，可以在不同的电压转换阶段优化占空比，降低导通损耗，提高整体的电源转换效率。

其他有效方法

降额使用也是一种降低导通损耗的有效手段。将可以输出 250W 的 TOP250 用于输出 50W 的方案中，可以使电源效率达到 87%。此外，选择产品出厂时间比较晚的器件，其性能往往会比出厂时间较早的器件导通电阻小；或者选择导通电压降更低的器件作为开关管，如用 IRF740 替代 IRF840，都能够在一定程度上降低导通损耗。

二极管导通损耗的控制

在开关电源中，二极管的导通损耗同样不可忽视。如果是同步控制器，需要计算下管的寄生二极管在死区时间的导通损耗；如果是非同步控制器，则需要计算二极管的续流时间的所有损耗。二极管功耗与正向导通电压、开关频率、死区时间、平均电流、相数有关。为了降低二极管导通损耗，我们可以选择导通电压更小的 MOSFET，采用死区时间更小的控制器 MOSFET 组合，并适当选择开关频率。在一些高频开关电源应用中，通过选用低正向导通电压的肖特基二极管替代普通二极管，能够显著降低二极管的导通损耗，提高电源效率。

MOSFET 开关损耗的削减

开关损耗与频率的关系

MOSFET 的开关损耗随着频率的升高而增大。随着开关频率提高（周期缩短），开关过渡时间所占比例增大，从而导致开关损耗增加。开关转换过程中，开关时间是占空比的二十分之一对于效率的影响要远远小于开关时间为占空比的十分之一的情况。在轻载时（如 30% 负载），开关电源的效率会明显降低，这主要是因为轻载时开关损耗在总损耗中所占比例相对较大。开关管开关过程是开关感性负载，开通过程需要电流首先上升到 “电源电流”，然后才是电压的下降；关断过程则是电压上升到 “电源电压”，然后才是电流的下降，这些过程中存在电压电流同时存在的现象，其电流、电压的乘积非常高，因而产生开关损耗。

降低开关损耗的技术措施

为了降低开关损耗，可以采取多种技术措施。在开关管的开关过程中让电流、电压相对的相位发生变化可以降低开关损耗；在开关管的开关过程中使电流、电压值存在一个，而另一个为零，则可以消除开关损耗；缩短开关过程也能够减小开关损耗。此外，驱动 MOSFET 的能力对开关损耗也有重要影响。驱动 MOSFET 实际上是对 MOSFET 的栅极电容的充放电过程，在 100ns 时间内驱动一个 100nC 栅极电荷的 MOSFET 由关断到导通或由导通到关断需要 1A 驱动电流，如果是 200mA 则驱动时间就会变为 500ns，对应的开关损耗将会增加到 1A 驱动电流的 5 倍。因此，在大功率的控制器的驱动管脚往往需要增加一个专门的控制器来控制 MOSFET，以提供足够的驱动电流，快速开关 MOSFET，减少开关损耗。同时，栅极电荷对开关损耗也有显著影响，其中对 MOSFET 开关过程影响最大的是米勒电荷，即栅 - 漏极电荷。栅极电荷为 140nC 的 IRFP450（14A/500V）的栅 - 漏极电荷为 80nC，而 fairchild 的 FQAF16N50（16A/500V，全塑封装为 11.5A）的栅 - 漏极电荷为 28nC，ST 的 STE14NK50Z 的栅 - 漏极电荷为 31nC。在相同的驱动条件下，IRFP450 的开关时间大约为 FQAF16N50 的 2.86 倍，是 STE14NK50Z 的 2.58 倍，对应的 IRFP450 的开关损耗也将是 FQAF16N50 的 2.86 倍，STE14NK50Z 的 2.58 倍。所以，在选择 MOSFET 时，需要综合考虑栅极电荷等因素，以降低开关损耗。

切换控制模式实现轻载高效率

另一种重要的控制架构是针对轻载工作或较宽的负载范围设计的，即跳脉冲模式，也称为脉冲频率调制（PFM）。与单纯的 PWM 开关操作（在重载和轻载时均采用固定的开关频率）不同，跳脉冲模式下转换器工作在跳跃的开关周期，可以节省不必要的开关操作，进而提高效率。在跳脉冲模式下，在一段较长时间内电感放电，将能量从电感传递给负载，以维持输出电压。当然，随着负载吸收电流，输出电压也会跌落。当电压跌落到设置门限时，将开启一个新的开关周期，为电感充电并补充输出电压。需要注意的是跳脉冲模式会产生与负载相关的输出噪声，这些噪声由于分布在不同频率（与固定频率的 PWM 控制架构不同），很难滤除。先进的 IC 会合理利用两者的优势：重载时采用恒定 PWM 频率；轻载时采用跳脉冲模式以提高效率。当负载增加到一个较高的有效值时，跳脉冲波形将转换到固定 PWM，在标称负载下噪声很容易滤除。在整个工作范围内，器件根据需要选择跳脉冲模式和 PWM 模式，保持整体的最高效率。在一些便携式电子设备中，如智能手机和平板电脑，在低负载待机状态下采用跳脉冲模式，可以有效降低功耗，延长电池续航时间；而在高负载运行时，切换到 PWM 模式，以保证稳定的供电和设备性能。

电感功耗的优化

线圈损耗与磁芯损耗

电感功耗包括线圈损耗和磁芯损耗两个基本因素。线圈损耗归结于线圈的直流电阻（DCR），为了获取更低的 DCR，有些电感采用非常粗的导体缠绕磁芯以实现电感的值，但这样会造成封装很大，这也是功率电感封装一般比较大的原因。已知 DCR 和平均电感电流，电感的电阻损耗（PL (DCR)）可以用下式估算：PL (DCR) = LAVG2× DCR。磁芯损耗并不像传导损耗那样容易估算，它由磁滞、涡流损耗组成，直接影响铁芯的交变磁通。尽管平均直流电流流过电感，但由于通过电感的开关电压的变化产生的纹波电流导致磁芯周期性的磁通变化。磁滞损耗源于每个交流周期中磁芯偶极子的重新排列所消耗的功率，可以将其看作磁场极性变化时偶极子相互摩擦产生的 “摩擦” 损耗，正比于频率和磁通密度。相反，涡流损耗则是磁芯中的时变磁通量引入的。由法拉第定律可知：交变磁通产生交变电压。因此，这个交变电压会产生局部电流，在磁芯电阻上产生 I2R 损耗。

磁芯材料的选择

磁芯材料对磁芯损耗的影响很大。SMPS 电源中普遍使用的电感是铁粉磁芯，铁镍钼磁粉芯（MPP）的损耗最低，但成本较高，铁粉芯成本最低，但磁芯损耗较大。在实际应用中，需要根据具体的成本和性能要求选择合适的磁芯材料。在一些对成本较为敏感的消费类电子产品中，可能会选择铁粉芯；而在一些对效率要求较高、功率较大的工业设备或通信设备中，则可能会选用铁镍钼磁粉芯或其他低损耗的磁芯材料。磁芯损耗可以通过计算磁芯磁通密度（B）的最大变化量估算，然后查看电感或铁芯制造商提供的磁通密度和磁芯损耗（和频率）图表。峰值磁通密度可以通过几种方式计算，公式可以在电感数据资料中的磁芯损耗曲线中找到。

电容损耗的考量

电容元件的实际物理特性导致了几种损耗，主要表现在三个方面：等效串联电阻损耗、漏电流损耗和电介质损耗。电容的阻性损耗显而易见，由于电流在每个开关周期流入、流出电容，电容固有的电阻（ESR）将造成一定功耗。漏电流损耗是由于电容绝缘材料的电阻（RL）导致较小电流流过电容而产生的功率损耗。电介质损耗比较复杂，由于电容两端施加了交流电压，电容电场发生变化，从而使电介质分子极化造成功率损耗。在开关电源设计中，为了降低电容损耗，可以选择等效串联电阻（ESR）较小的电容，提高电容的耐压等级以减少漏电流损耗，同时优化电容的工作环境，避免过高的温度和电压应力对电容性能的影响。在一些高频开关电源中，会选用陶瓷电容或低 ESR 的电解电容来降低电容损耗，提高电源效率。

线路寄生电感与缓冲电路损耗的处理

线路寄生电感的影响及对策

线路的寄生电感在每一次开关过程都要将其储能完全释放到开关管，变为热能，这是造成开关损耗的主要原因之一。为了减少这种损耗，可以减短功率路径的走线长度，通过合理的 PCB 布局设计，将开关管、电感、电容等元件尽可能靠近放置，减少线路的寄生电感。在多层 PCB 设计中，可以将功率层和地层紧密耦合，减小电流回路面积，从而降低寄生电感。此外，还可以采用一些特殊的布线技巧，如宽线、短线、避免直角走线等，进一步降低线路寄生电感。

缓冲电路损耗的降低

为了降低开关电源的电磁干扰，需要降低开关管的 di/dt、dv/dt，常利用缓冲电路实现。如果缓冲电路是 RC 或 RCD 形式，就会产生损耗。如果选用 LC 或 LCD 电路形式则可以大幅度降低缓冲电路的损耗，但其中仍然存在 L、D 的损耗以及电容器电压复位时的开关管的损耗。采用软开关或零电压开关技术可以省去缓冲电路，也没有了缓冲电路的损耗。在一些高频开关电源中，通过采用零电压开关（ZVS）或零电流开关（ZCS）技术，能够在开关管导通或关断时实现电压或电流的零交叉，大大降低了开关损耗和电磁干扰，提高了电源的整体效率和可靠性。

特殊电路技术在效率提升中的应用

谐振开关技术

通过 ZVS（零电压开关）、ZCS（零电流开关）等利用谐振开关来降低开关损耗是一种非常有效的方法。这种方法利用谐振电路的特性，使得开关管在导通或关断时，电压或电流能够在零交叉点附近变化，从而显著降低开关损耗。然而，问题是因峰值电流和峰值电压所导致的固定损耗将会增加。在一些谐振开关电源中，虽然开关损耗降低了，但由于谐振电路的存在，会导致电流和电压的峰值增大，从而增加了导通损耗和其他相关损耗。因此，在实际应用中，需要综合考虑各种因素，优化谐振电路的参数，以达到最佳的效率提升效果。

有源箝位与边缘谐振

运用以有源箝位电路为代表的边缘谐振来降低开关损耗是为解决上述问题而开发的有源缓冲器，是一种极为实用的 ZVS 方式。但是由轻负载条件下的无功电流所引发的效率下降问题却是其一大缺陷。在一些低功率应用中，当负载较轻时，有源箝位电路中的无功电流可能会导致额外的能量损耗，从而降低电源的整体效率。为了克服这一问题，需要对有源箝位电路进行优化设计，例如采用自适应控制技术，根据负载的变化动态调整电路参数，减少无功电流的影响。

延展导通时间与同步整流

通过延展开关元件的导通时间以抑制峰值电流的方法来减少固定损耗，在这一种方法中，采用抽头电感器的方式是比较有效的，它能够应付由漏感所引起的浪涌现象。在低电压大电流的场合，通过改善同步整流电路的方法来减少固定损耗也是一种重要手段。两段式结构是实现同步整流电路高效工作的方法之一，它采用接近 0.5 的固定时间比率，并由前段的转换器来进行输出电压控制。它一反 “两段式结构将导致效率下降” 这一传统思维模式，在低电压大电流的场合非常有效。例如，在一些电脑主板的电源电路中，采用同步整流技术能够大大提高低压输出端的电源效率，减少能量损耗。

并联结构的应用

利用转换器的并联结构来减少固定损耗也是一种可行的方法。既可将整个转换器电路进行并联，也可像电流倍增器那样部分采用并联结构。通过并联多个转换器或部分电路，可以分担负载电流，降低每个开关管和元件的工作应力，从而减少损耗，提高整体效率。在一些大功率电源系统中，采用多个并联的降压转换器来满足大电流输出的需求，每个转换器分担一部分负载，提高了系统的可靠性和效率。