DC/DC降压转换器输入旁路布局指南

DC/DC降压转换器输入旁路布局指南

DC/DC降压转换器在现代电子系统中扮演着至关重要的角色。随着开关速度的不断提高，如何有效管理输入电源的旁路设计成为了一个不容忽视的问题。本文将深入探讨在高速开关环境下，如何通过优化布局来减少输入电源的干扰和振铃现象，确保系统稳定运行。

DC/DC降压转换器简单而无处不在，近年来得到了显著发展。其中一个值得引起注意的发展区域就是开关转换发生的速度，然而，这种速度的提高对绕过输入电源VIN提出了特殊的挑战。同步转换器中高压侧开关的开启会产生大的di/dt，如果没有正确旁路，可能会导致输入电源出现大幅下降，从而干扰同一电源轨上的其他电路。该事件还会在转换器的开关节点处产生过大的振铃振幅。

SILANNA SEMICONDUCTORZqFETTM技术具有极快的开关速度，可与GaN器件相媲美，但应特别注意输入电源旁路的设计。Silanna Semiconductor在本文介绍了DC/DC降压转换器使用良好的布局技术实现合适的输入电源旁路的重要性以及提供指导作用。

电流环路分析

图1展示了降压转换器的等效电路，其中电源器件的相关寄生元件被明确标出，输出滤波器则被电流源取代，此时没有显示其他寄生现象。

图1：典型应用

在高压侧器件打开之前，低压侧器件的通道处于关断状态，负载电流在环路中流经低压侧器件的寄生二极管，如图 2 所示。

图2：高压器件开启之前的电流环路

当高压侧器件开启时，会引入一个新的电流环路，如图3所示。该环路看起来像对GND短路——但是是非常短暂的。在此期间，该环路中的电流必须立即为低压侧寄生二极管提供反向恢复电荷，并达到等于负载电流的水平。此后，随着开关节点上升到输入电压，两个FETs的寄生COSS电容器必须从GND充电到VIN。这提供了一个低阻抗路径，可以非常快速地将电流引导到电压相对较高的水平。

图3：高压器件打开后的电流

寄生元件的影响

系统中其他需要关注的寄生元件是输入回路中存在的主要电感元件，如图4所示。它们包括功率器件的内部封装电感，显示为 LPKG（此处集中为单个元件），等效于输入旁路电容的串联电感 (ESL) ，如LESL，输入旁路电容的布局布线引入的电感为LLAYOUT。

图4：输入环路中的电感寄生元件

其中，规模最大、影响最大的是LLAYOUT。幸运的是，它也是电源设计人员最能控制的元件。这些寄生电感限制了高压侧器件开启时电流的上升时间，与低压侧FET的COSS寄生电容形成谐振电路。由于高压侧通道开启，高压侧COSS被分流到谐振电路之外。最小化LLAYOUT的尺寸可以在减少电源器件上的振铃和电压应力方面大有裨益。

布局优化策略

什么影响LLAYOUT的大小？主要考虑的是电流回路的大小——它的物理面积。因此，优化输入旁路电容布局的目标应该是最小化图4中的电流环路面积。通常，会有多个包含CIN的电容器用于旁路输入电压。这些电容器应在尽可能靠近电源开关的小尺寸封装中使用容值小的电容器，以提供对高频电流的低阻抗。就振铃和EMC而言，这个小电容器基本上都是必不可少的。其余大容值输入电容的布局应尽可能减少其呈现的电感回路，仅次于电源开关旁的第一个小电容。

考虑图5所示的布局，这是使用Silanna Semiconductor F44 QFN封装的单层VIN布局。注意：此图中的VIN覆铜区域没有引脚12的阻焊开窗。红色路径是图4中突出显示的环路所采用的粗略电流路径。

图5：单层电流环路

应该注意的是，实际电流路径与频率有关，高频分量倾向于更接近覆铜的内部边界，而低频分量则更直接地沿直线传播。本文强调对开关节点振铃和EMC兼容性相关的重要频率。因此，高频电流路径在输入去耦中是非常重要的。图5是单层实现的最佳布局。需要注意的是，电容器应尽可能靠近电源器件引脚放置。在这种情况下，绘图是按比例绘制的，器件间隔为0.5毫米，这是常见的设计规则的最小值。

大多数DC/DC转换器在多层电路板规范的环境中运行。图6显示了一个典型的4层电路板堆叠结构。多层表示创建低电感回路的可能性，并且需要考虑三个维度而不是两个。

图6：典型的四层电路板

考虑图7中的布局。图5中的先前布局已放置在第2层的GND平面上。高频电流现在可以找到通过电源开关到VIN旁路电容的低电感路径。

图7：地面上的VIN

去耦输入回路的另一个潜在选择是将去耦元件放置PCB板的底部，直接在电源开关下方。图8显示了典型的振铃波形，其中VIN旁路电容位于距离顶层电源开关封装0.5毫米处，附带一个附加电容，直接放置在底层VIN和GND焊盘下方的。

图8：F44封装下的典型振铃波形

图9显示了图8波形（图9中的白色迹线）的放大视图，其中底部电容器与移除底部电容器时获得的波形（图9中的绿色迹线）重叠。请注意，振铃波形的差异很小。没有底部电容的频率略低，幅度略高于底部电容。两个观察结果都表明，没有底部电容器，有效电感略有增加。因此，对于设计的性能而言，排除底部电容器通常是较好的。

图9：有无底部电容器对比