CMOS晶体管详解：从基本原理到反相器工作原理

CMOS晶体管详解：从基本原理到反相器工作原理

引用

CSDN

1.

https://m.blog.csdn.net/vyvyvyvtfr/article/details/145551188

CMOS晶体管是现代数字电路中最基本的构建单元之一，它由PMOS和NMOS两种类型的晶体管组成。本文将详细介绍CMOS晶体管的工作原理、如何区分PMOS和NMOS，以及CMOS反相器的工作机制。

一、PMOS和NMOS介绍

PN结：
P-type和N-type组合在一起，变成一个PN结（二极管）。在P端给高电压，N端给低电压时，可以导通。否则不导通。

NMOS：有四个端口：gate、source、drain、body（通常接GND）
在gate端给高压，source/drain给低电压（相对于gate）时，有电流在source/drain之间流动；

PMOS：有四个端口：gate、source、drain、body（通常接VDD，正电源电压）
在gate端给低压，source/drain给高电压（相对于gate）时，有电流在source/drain之间流动；
NMOS和PMOS在数字电路中，可以简化为一个由gate端控制的开关模型：

二、如何分辨PMOS和NMOS：

在该电路图中，上方的MOS管是PMOS管，下方的是NMOS管，可以通过以下几个特征来区分它们：

1.符号特征

• PMOS管和NMOS管的符号有明显的区别：
• PMOS管的栅极旁边有一个小圆圈。
• 小圆圈代表“反向导通逻辑”（即当栅极为低电平时导通），是识别PMOS管的一个重要特征。
• NMOS管的栅极则没有小圆圈，意味着它在栅极为高电平时导通。
  在图中，上方的MOS管有一个小圆圈，所以它是PMOS管，而下方的MOS管没有小圆圈，是NMOS管。

2.位置与电源连接

• 在CMOS逻辑电路中，PMOS管通常位于上方，并连接到电源（VDD）。
• NMOS管通常位于下方，并连接到地（GND）。
  在图中：
• 上方的MOS管连接到电源VDD，符合PMOS管的特性。
• 下方的MOS管连接到地，这符合NMOS管的特性。

3.导通特性

• PMOS管在栅极为低电平时导通，因此通常用于将输出拉高到VDD。
• NMOS管在栅极为高电平时导通，因此通常用于将输出拉低到GND。
  通过这些特征可以很容易地识别图中的MOS管类型——上方是PMOS，下方是NMOS。

总结

• PMOS的符号特征：有小圆圈，通常位于电路上方，并连接到VDD。
• NMOS的符号特征：没有小圆圈，通常位于电路下方，并连接到GND。
  因此，通过电路图中的这些特征，我们可以判断出上方是PMOS管，下方是NMOS管。

三、反相器工作原理：

这是一个CMOS反相器（Inverter）的电路图。该电路由一个PMOS管和一个NMOS管组成，以下是分析：

1.电路结构：

• 图中的上方是一个PMOS管，下方是一个NMOS管。
• 输入信号为A，输出信号为Y。
• 电源电压为VDD，下方接地。

2.工作原理：

• 当输入A为低电平（0）时：
• PMOS管导通，NMOS管截止。
• 导通的PMOS管将电源电压VDD拉到输出端Y，输出Y为高电平（1）。
• 当输入A为高电平（1）时：
• PMOS管截止，NMOS管导通。
• 导通的NMOS管将输出端Y拉到地，输出Y为低电平（0）。

3.逻辑功能：

• 该电路实现了反相功能，即输入A的逻辑值为0时，输出Y为1；输入A为1时，输出Y为0。因此，这个电路是一个标准的反相器。

4.符号解析：

• PMOS管上方有一个小圆圈，表示PMOS的栅极与源极之间的反相特性，这意味着当输入信号为低电平时，PMOS导通。
• NMOS管位于下方，当输入信号为高电平时导通，将输出端拉低。

总结
这个CMOS反相器利用PMOS和NMOS的互补性，保证了输出电平与输入信号相反，达到反相的效果。它具有功耗低、输入输出电平转换速度快等优点，是数字电路中最基础的逻辑单元之一。

四、“0”“1”定义

Vdd的80％及以上，定义为数字电路的“1”
Vdd的20％及以下，定义为数字电路的“0”
不同的器件，高低电平的百分比可能不同

五、transition/delay定义

transition（信号爬升时间）：同一个信号从0到1或者从1到0的时间
delay（信号传输延时）：一个cell的输入变化（50%VDD）到输出变化（50%VDD）的时间

六、影响电路延时的因素

• 电路的延时受下面三个因素影响
• Process：代工厂（Fab）的制造参数的漂移；
• Voltage：电压越高，电路延时越低；通常要求在标称电压的±10%内，电路都能正常工作。
• Temperature：PN结温度越高，电路延时越大；
  注意：在先进工艺中（比如28nm及以下），在低温区可能出现温度翻转现象。就是温度越低，delay反而增大。