射频&天线设计中的阻抗匹配原理与实践

创作时间:

作者:

@小白创作中心

射频&天线设计中的阻抗匹配原理与实践

引用

来源

https://cloud.tencent.com/developer/article/1864287

阻抗匹配是射频和天线设计中的关键技术，它直接影响信号传输的效率和质量。本文将详细介绍阻抗匹配的基本概念、匹配条件、应用场景以及高频L、C元件的选取原则。

一、阻抗匹配是什么？

阻抗是电阻与电抗在向量上的和，阻抗匹配是信号传输过程中负载阻抗和信源内阻抗之间的特定配合关系。这种关系是为了实现负载阻抗和信源内阻抗之间的传输不发生反射或者反射极小。没有反射表明所有能量都被负载吸收了，实现了最大功率传输，反之则在传输过程中有能量损耗。为了实现上述目的，要求负载阻抗和传输线的特征阻抗相等。

二、匹配条件是什么？

负载阻抗等于信源内阻抗，即它们的模与辐角分别相等，这时在负载阻抗上可以得到无失真的电压传输。
负载阻抗等于信源内阻抗的共轭值，即它们的模相等而辐角之和为零。这时在负载阻抗上可以得到最大功率。这种匹配条件称为共轭匹配。如果信源内阻抗和负载阻抗均为纯阻性，则两种匹配条件是等同的；当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内阻必须满足共扼关系。

三、为什么做50Ω阻抗匹配？

匹配电路分为最耐压的匹配（60Ω）、功率传输最大的匹配（35Ω）、损耗最小的匹配（75Ω）。这是因为最早同轴线在35Ω左右能承载功率最大，在60Ω左右能实现最耐压的匹配，在75Ω左右功率损耗最小。做个折中之后取50Ω作为天线传输线阻抗匹配值。75Ω由于损耗小，多用于远距离传输。

四、PCB走线什么时候需要做阻抗匹配？

看信号的边沿陡峭程度，信号的上升/下降时间（按10%～90%计）小于6倍导线延时，就是高速信号，必须注意阻抗匹配的问题。导线延时一般取值为150ps/inch。特征阻抗与PCB导线所在的板层、PCB所用的材质（介电常数）、走线宽度、导线与平面的距离等因素有关，与走线长度无关（muRata)。

五、匹配电路中的L、C元件

匹配电路一般采用电容、电感、微带线，消费类电子一般采用集总L、C元件，雷达等一般采用微带线。设计匹配电路的目的是要把源端的信号功率最大限度传输到负载端，所以设计匹配电路不能引入像电阻这样的有耗元件，只能使用L、C等理论无耗元件，不仅如此，匹配电路要求所使用的L、C元件只能是高频电感、高频电容元件。这是因为寄生参数的存在导致实际使用的L、C元件都不会是理想元件，随着工作频率的逐渐增大，L、C的特性会逐渐变差。