数电实验：触发器的原理与应用（Quartus II仿真）

数电实验：触发器的原理与应用（Quartus II仿真）

引用

CSDN

1.

https://blog.csdn.net/m0_73633088/article/details/134634040

触发器是数字电路中用于存储和传输数据的基本单元，广泛应用于计数器、寄存器、存储器等电路中。本文将详细介绍各种触发器的原理与应用，并通过Quartus II软件进行仿真测试，帮助读者深入理解触发器的工作机制。

触发器概述

触发器是数字电路中的基本存储单元，具有以下基本要求：

1. 有两个稳定的状态（0、1），以表示存储内容
2. 能够接收、保存和输出信号

触发器的状态可以分为现态（On触发器接收输入信号之前的状态）和次态（O(n+1)触发器接收输入信号之后的状态）。根据电路结构和工作特点，触发器可以分为基本、同步、边沿等类型；根据逻辑功能，可以分为RS、JK、D和T(T')等类型；此外还有TTL和CMOS、分立和集成等分类方式。

下面将详细讲解各种触发器的原理和应用，并通过Quartus II软件进行仿真测试。

1. 基本RS触发器

基本RS触发器的触发方式是通过RD、SD端的输入信号直接控制（电平直接触发）。基本RS触发器也被称为RS锁存器，用于实现“记忆”电路状态/数据的功能。

• Q代表触发器的状态，Q=1表示当前触发器状态为1。
• S代表置位，当S=1且R=0时，触发器状态被置为1。
• R代表复位，当R=1且S=0时，触发器状态被复位为0。
• 非Q是辅助信号，与Q保持互补关系。

RS触发器可以通过与非门或或非门实现，功能相同。其表达式为：

Quartus II仿真结果如下：

2. 同步触发器

同步触发器（时钟触发器或钟控触发器）具有时钟脉冲CP控制。CP是控制时序电路工作节奏的固定频率矩形波脉冲信号。同步触发器的状态改变与时钟脉冲同步。

（1）RS同步触发器

RS同步触发器在高电平有效时，S和R控制开关才会有效，其他情况下无效。其结构如下：

（2）D触发器

D触发器是一种高电平有效的触发器，其电路结构类似于RS同步触发器，但将R和S连接在一起。其特征方程为Q(n+1) = D，其中Q(n+1)是下一个状态。

在数电实验中，D触发器的功能芯片是74LS74芯片，管脚图如下：

Quartus II仿真结果如下：

D触发器存在时钟电平触发方式下的空翻问题，即在CP=1期间，触发器发生两次或两次以上翻转。为了解决这一问题，可以使用边沿触发器。

3. 边沿触发器

边沿触发器的次态仅取决于CLK信号的下降沿（或上升沿）到达时刻输入信号的状态，增强了触发器的可靠性和抗干扰能力。常见的边沿触发器包括D边沿触发器、JK触发器、T触发器和T'触发器。

（1）JK触发器

JK触发器具有置0、置1、保持和翻转功能，是最常用的触发器之一。其电路结构与RS触发器相似，但允许J与K同时为1，此时输出状态会反转。

在数电实验中，JK触发器的功能芯片是74LS112芯片，管脚图如下：

Quartus II仿真结果如下：

（2）T触发器

T触发器在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能。其特征方程为Q(n+1) = T Q(n) ' +T ' Q(n) = T⊕Q(n)。

JK触发器的转换

（1）JK触发器转换为D触发器

通过设置J=D和K=D'，可以将JK触发器转换为D触发器。Quartus II仿真结果如下：

（2）JK触发器转换为T触发器

通过设置J=K=T，可以将JK触发器转换为T触发器。Quartus II仿真结果如下：

电路板连接图：