PCB寄生电容的影响、计算方法和消除措施

PCB寄生电容的影响、计算方法和消除措施

引用

CSDN

1.

https://m.blog.csdn.net/weixin_44828721/article/details/141713037

在PCB设计中，寄生电容是一个不容忽视的重要因素。它不仅会影响信号的完整性，还可能导致电磁干扰等问题。本文将详细介绍寄生电容的定义、影响、计算方法以及如何通过设计优化来减少其负面影响。

什么是PCB寄生电容？

寄生电容是存在于由绝缘体隔开的两个导电结构之间的虚拟电容，是PCB布局中的一种效应，其传播的信号表现为电容，但并不是真正意义上的电容。

寄生电容有什么影响？

在高速或高频电路板中，PCB的寄生效应非常明显，容易引起串扰、EMI、信号完整性等问题。因此在处理高频、高速和混合信号PCB时，需要做一些特殊处理，以减少寄生电容对信号的影响。

1. 当传输线有频带限制时，在非常高的频率下回产生低通滤波器行为。
2. 不同电位地之间的噪声耦合，容易导致共模噪声
3. 噪声或信号耦合到组件中，尤其是绕线电感
4. 高频电容串扰（表现为FEXT和NEXT）
5. 由于电源层和接地层之间的间距而导致的PDN阻抗修改
6. EMI耦合到散热器中，产生共模电流

如何计算PCB的寄生电容

信号线/焊盘的寄生电容：

平行电容器由大小相同、面积为S的两平行极板组成。其电容计算公式为：

其中
是真空介电常数，一般来说
=8.85*10^-12 ，
是相对介电常数，S是相对的两个平板的面积，d是两个平板的距离。也就是说，在介电常数一定的情况下，正对的面积S越大、距离d越小，则电容越大。

由于在PCB的同一层上，信号线与信号线之间等效的正对面积很小，距离相对于相邻层之间的间距也很大，所以，同一层内的走线之间的寄生电容认为很小可以忽略；把走线覆盖的面积当作平板电容器的面积，相邻层的间距作为平板电容器的间距，忽略掉其他因素引起的小电容，寄生电容的产生就可以简化为平板电容器的电容。

对于FR4板材（介电常数按照4.1来算），S为0.00000126平方米，d为0.00073米时，则电容大小为：

过孔的寄生电容：

其中D1为过孔的外径、D2为过孔周围铜皮挖空部分的圆直径、T为PCB厚度、ε为板材的相对磁导率

要想减小过孔的寄生电容，需要使用小孔径的过孔、加大过孔和铜皮的间距、选用更薄的PCB板材。

如何消除PCB的寄生电容

PCB上的寄生电容不可能完全消除，但是可以减少或者采取措施来限制寄生电容对信号和电源完整性的影响

1. 避免平行布线---采用平行布线时，金属之间的面积最大，寄生电容也会最大。
2. 移除电源层---电源层通常被认为是交流接地，与接地层完全相同，所以移除电源层与移除导体附近的接地层一样重要。
3. 使用法拉第屏蔽或保护环---将法拉第屏蔽放置在两条迹线之间以最大程度地减少寄生电容效应。
4. 关键走线尽可能窄和短---走线尽可能窄，只要符合PCB工艺即可
5. 避免过度使用过孔---过孔过度使用也会增加寄生电容，所以尽可能用贴片代替过孔
6. 避免元件费力---元件之间、电源层和接地层，输出和输入等的正确接线，可以减少寄生电容。
7. 信号层应该在两个接地层之间或者一个接地层和一个电源层之间
8. 确定合适的层厚---较薄的层会减少环路面积和寄生电感，但会增加寄生电容
9. 信号完整性---阻抗降低，通常是由于布局中靠近接地铜线。由于互连和驱动器/接收器组件之间的阻抗不匹配导致更高的回波损耗，高通滤波行为会导致更高的插入损耗，所以要增加互连与不是所需参考平面的任何导体之间的距离。在设计期间，应仔细设计PCB上的走线宽度，考虑附近的导体，尤其是附近的覆铜，创建共面走线不知。