高速信号抖动详解：定义、分类与影响因素
高速信号抖动详解：定义、分类与影响因素
在高速信号传输中，抖动是一个至关重要的参数，它直接影响信号的完整性和系统的可靠性。本文将详细介绍抖动的基本概念、分类、形成原因以及电源噪声对抖动的影响，帮助读者全面理解这一关键指标。
抖动的基本概念
抖动是信号完整性中的一个重要组成部分，对抖动进行表征和分析已成为高速链路设计的重要环节。抖动一般定义为数字信号在某些重要的瞬时时刻，信号边沿出现相对于理想时刻的短期时序偏移。这种偏移会使信号的边沿存在一定的不确定性，若这种不确定性在信号的判决时刻仍然存在，则可能产生误判，进一步影响接收器的正确译码。随着数据率突破Gbps并向更高速发展，抖动已成为高速系统设计中的一个重要时序指标。
将每个时刻的偏移值依次排列即为抖动序列，又称为时序间隔误差（Time Interval Error, TIE）。序列绘制成曲线，可用于观察抖动的特征。一般而言，对于特定的链路，只要抖动值小于该链路所规定的抖动容限，即可保证链路误码率在理想范围之内。
抖动的分类
时序抖动的来源多种多样，数字信号中总抖动的大小很大程度上取决于不同噪声源的影响程度。依据不同噪声源引起的时序抖动的概率密度函数（Probability Density Function, PDF）特征，可以将时序抖动分为确定性抖动（deterministic jitter, DJ）和随机抖动（random jitter, RJ）两大部分。随机抖动在统计域中可以用无界高斯分布表征，它的产生来源主要是电路、设备或半导体材料中电子和空穴的随机性和波动性导致的噪声。这种噪声又被称为固有噪声，它可以被减弱却无法从设备或系统中完全消除，例如热噪声、散弹噪声和闪烁噪声等。
确定性抖动是与设计相关的、由于非理想设计导致的抖动，它可以通过适当的改进设计来得到优化和改善。其噪声源主要包括链路损耗、串扰、反射、电源噪声等等，其概率密度函数遵循有限分布。抖动的具体分类如下图所示。
抖动形成原因
从上图可以看到，确定性抖动又被进一步分为数据相关性抖动（data dependent jitter, DDJ）、周期性抖动（periodic jitter, PJ）和有界不相关抖动（bounded uncorrelated jitter, BUJ）三类。数据相关性抖动与数据的码型有关，数据当前比特位的波形会受到之前几个比特位跳变时刻的影响。占空比失真（duty cycle distortion, DCD）和符号间干扰（inter-symbol interference, ISI）是数据相关性抖动的两个主要组成部分。其中，占空比失真仅针对“1010”型重复跳变的时钟信号，一般指代时钟脉冲偏离理想位置的情况；符号间干扰与数据的码型有关，码型的游程越长，其可能出现的最大抖动越大。
周期性抖动是以周期方式重复出现的抖动，由于任何周期波形都可以分解成傅里叶序列的谐波相关正弦曲线，这类抖动又被称为正弦曲线抖动。一般来说，周期性抖动与数据码流中任何定期重复的码型无关，它一般是由耦合到系统中的外部确定性噪声源引起的。每一种抖动以及对应的产生原因如下表所示。
抖动类型 | 产生原因 |
|---|---|
随机抖动（RJ） | 电路、设备或半导体材料中电子和空穴的随机性和波动性导致的噪声 |
确定性抖动（DJ） | 链路损耗、串扰、反射、电源噪声等 |
数据相关性抖动（DDJ） | 数据的码型相关，包括占空比失真（DCD）和符号间干扰（ISI） |
周期性抖动（PJ） | 外部确定性噪声源引起的周期性干扰 |
有界不相关抖动（BUJ） | 与数据码型无关的确定性抖动 |
电源噪声对抖动的影响
可以看到，电源噪声是造成确定性抖动的主要原因之一。现代集成电路的内部时钟频率已经高达数吉赫兹，并且消耗的电流高达几十安培。当开关电流通过逻辑电路和缓冲器（buffer）从电源轨道流向地轨道，就会产生电源轨道电压和地轨道电压的显著波动，这种供电轨道上的纹波噪声被称为电源噪声。电源噪声在发送器和接收器上可以引起显著的时序边沿变化，并且可以被电磁耦合到信号链路中，如下图所示。对电源噪声引起的抖动进行分析和估计是如今高速 I/O 接口设计中必须要考虑的问题。