电路学习：滞回比较器（施密特触发器）原理与应用
电路学习：滞回比较器（施密特触发器）原理与应用
滞回比较器（施密特触发器）是电子电路中一种常见的比较器电路，它通过引入正反馈机制，具有抗干扰能力强、响应速度快等特点，在信号处理和控制系统中有着广泛的应用。本文将详细介绍滞回比较器的工作原理、应用场景以及与运放的区别，帮助读者深入理解这种电路的特性。
1. 什么是滞回比较器（施密特触发器）？
比较器的基本结构如下图所示，滞回比较器本质上也是一种比较器，但其特殊之处在于具有一定的抗干扰能力。这种抗干扰能力来自于电路中的正反馈机制，它创建了不同的上升和下降阈值，使得输出始终保持在低或高的稳定状态。
滞回比较器的电路结构如下图所示，与普通比较器的主要区别在于：在同相输入端与运放输出端之间增加了一个电阻，形成了正反馈回路。
2. 反向迟滞比较器/滞回比较器（施密特触发器）原理应用
反相滞回比较器的工作原理如下：同相端输入基准电压，反向端输入检测信号。当输入电压高于设定的阈值电压Uth时，比较器输出低电平；当输入电压低于另一个阈值电压Utl时，比较器输出高电平。在两个阈值电压之间，输出状态保持不变。
在实际应用中，该电路通常用于保护某个值在一定范围内，这个范围可以人为设定。例如，通过VCC、R1和R2的分压网络来设定触发电压VA。假设VCC=5V，R1=R2=10kΩ，则VA的计算公式为：
VA = (R2 / (R1 + R2)) * VCC
当比较器输出为低电平时（0V），等效电路如下图所示。假设VCC=5V，VDD=5V，R1=R2=R3=10kΩ，R4=100kΩ，则电阻分压后的VA值为：
VA = (R2 // R4) / (R1 + R2 // R4) * VCC
= (10kΩ // 100kΩ) / (10kΩ + 10kΩ // 100kΩ) * 5V
= 9.09091kΩ / (10kΩ + 9.09091kΩ) * 5V
= 2.381V
因此，当输入电压Vin低于2.381V时，输出将从低电平转换为高电平。
当比较器输出为高电平时（5V），由于比较器的开集输出特性，输出被VDD拉高至5V。此时，电路分析如下：
VA = (R1 // (R3 + R4)) / (R1 // (R3 + R4) + R2) * VCC
= (10kΩ // (10kΩ + 100kΩ)) / (10kΩ // (10kΩ + 100kΩ) + 10kΩ) * 5V
= 2.609V
因此，当输入电压Vin高于2.609V时，输出将从高电平转换为低电平。
通过构建仿真电路，可以验证上述计算结果。仿真结果显示，两个阈值电压分别为2.414V和2.714V，与理论计算值存在一定误差。这种误差可能源于仿真模型的简化或实际电路中的非理想因素。
3. 同向迟滞比较器/滞回比较器（施密特触发器）原理应用
同相滞回比较器的工作原理与反相滞回比较器类似，只是信号输入端和基准电压输入端的位置互换。具体来说，同相端输入检测信号，反向端输入基准电压。当输入电压高于设定的阈值电压Uth时，比较器输出高电平；当输入电压低于另一个阈值电压Utl时，比较器输出低电平。在两个阈值电压之间，输出状态保持不变。
4. 疑惑点解答：比较器与运放的联系和区别
4.1 比较器为啥加上拉电阻？
比较器的输出端通常需要加上拉电阻，这是因为比较器采用开集输出方式，需要通过上拉电阻来实现高电平输出。而运放则采用推挽输出方式，不需要额外的上拉电阻。
4.2 比较器与运放用的场景
运放一般工作在闭环负反馈状态（线性区），主要用于信号放大；而比较器工作在开环状态（非线性区），主要用于信号比较和判别，响应速度较快。
在对速度要求不高的情况下，运放可以作为比较器使用，但需要注意电源轨的限制和电平匹配问题。反之，比较器在大部分情况下不能作为运放使用，因为比较器内部没有相位补偿，闭环容易不稳定。
4.3 输出信号的形式与响应速度
比较器的输出是高低电平，对应数字的0和1，集电极开路使其可兼容TTL或CMOS。相较于运放，比较器的响应速度更快，这是因为比较器内部没有相位补偿。
5. 滞回比较器拓展之窗口比较器
将两个滞回比较器搭配使用，可以构成一个窗口比较器。窗口比较器有两个基准比较端，分别设定上限和下限。当输入信号在设定的窗口范围内时，电路维持高电平输出状态；当输入信号超出窗口范围时，输出翻转为低电平。
具体电路结构如下图所示，假设整定值分别为+5V和-5V。当输入信号在-5V到+5V之间时，两个比较器的输出都为高电平；当输入信号低于-5V或高于+5V时，至少有一个比较器的输出为低电平。
窗口比较器的正反馈电阻一般取100kΩ，但也可以根据具体应用需求进行调整。