LVDS技术详解：低电压差分信号传输原理与应用
LVDS技术详解：低电压差分信号传输原理与应用
LVDS（Low-Voltage Differential Signaling）是一种低电压差分信号传输技术，具有低功耗、低误码率、低串扰和低辐射等特点。它采用-350mV~350mV的极低电压摆幅进行高速差动传输数据，广泛应用于各种高速数据传输场景，如屏幕接口、通信系统等。本文将详细介绍LVDS技术的核心原理、应用场景以及相关标准规范。
是什么？
LVDS（Low-Voltage Differential Signaling）全称为低电压差分信号，是一种低功耗、低误码率、低串扰和低辐射的差分信号传输技术。它采用-350mV~350mV的极低电压摆幅进行高速差动传输数据，可以实现点对点或一点对多点的连接。
由于电压幅度低，LVDS采用3.3mA恒流模式驱动。LVDS协议遵循TIA/EIA-644标准，目前最新的协议最高可以达到3.125Gbps的传输速率。
核心本质
LVDS的核心本质是在差分线上传输定好的协议数据。通过差分信号传输，可以有效抵抗噪声干扰，提高信号的完整性和可靠性。
LVDS屏幕接口区别
6位与8位接口的区别
- 6位接口：每个基色采用6位，共18位RGB数据。采用4对差分线传输数据，包括3对数据差分线（XOUT0+、XOUT0-、XOUT1+、XOUT1-、XOUT2+、XOUT2-）和一对时钟线（CLK+、CLK-）。
- 8位接口：每个基色采用8位，共24位RGB数据。采用5对差分线传输数据，包括4对数据差分线（XOUT0+、XOUT0-、XOUT1+、XOUT1-、XOUT2+、XOUT2-、XOUT3+、XOUT3-）和一对时钟线（CLK+、CLK-）。
单路与双路传输的区别
采用双路传输的目的是降低时钟频率。随着屏幕分辨率和帧率的增加，像素时钟也急剧增加。双路传输将输出的像素分为奇像素和偶像素，分别通过两个通道传输，从而降低时钟频率。
LVDS接口原理图
LVDS接口包含多个关键引脚：
- LVDS_TP_RST_L：触摸复位引脚
- LVDS_TP_INT_L：触摸屏的中断引脚
- I2C3_SDA和I2C3_SCL：触摸屏的IIC接口
LVDS原理
LVDS的发送端由Q1、Q2、Q3、Q4组成一个全桥开关电路，用于控制3.5mA恒流源的电流流动方向。接收端的同相与反相端之间并联一个100欧姆的端接电阻。
高电平“H”
当Q2、Q3导通而Q1、Q4截止时，恒流源电流经Q3流向接收器，并向下穿过100欧姆端接电阻再返回至驱动端，最后经Q2到地（GND）。3.5mA的电流在100欧姆电阻上产生350mV的压降，此时同相端电压高于反相端电压，输出为高电平“H”。
低电平“L”
当Q2、Q3截止而Q1、Q4导通时，恒流源电流经Q1向右流向接收器，并向上穿过100欧姆端接电阻再返回至驱动端，最后经Q4到地（GND）。3.5mA的电流在100欧姆电阻上也产生350mV的压降，但此时同相端电压低于反相端电压，输出为低电平“L”。
LVDS电平
LVDS电平标准遵循VESA和JEIDA规范。每个像素时钟周期对应一个数据差分对通道的7bit数据，串行数据速率是像素时钟Pixel Clock的7倍。具体时序关系如下：
- T1=T2=T3=T4=T5=T6=T7：串行数据时钟周期
- T1+T2+T3+T4+T5+T6+T7：像素时钟周期
参考文档
- 高速数字逻辑电平之LVDS详解，讲的很好，分享下
- LVDS电平标准与LCD屏的LVDS数据格式