单级共源级放大器的设计
单级共源级放大器的设计
本文详细介绍了设计一个满足15GHz特征频率和50倍自增益的NMOS单级共源放大器的过程。通过理论分析和仿真验证，逐步优化晶体管尺寸和偏置电流，最终实现了设计目标。
设计目标
设计一个NMOS单级共源放大器，需要满足以下要求：
- 特征频率：15GHz
- 自增益：50倍
- 尽可能优化功耗
搭建仿真电路
仿真电路如图1所示：
设计分析
首先分析特征频率的要求。15GHz的特征频率意味着晶体管需要工作在强反型区（10GHz~20GHz之间）。使用强反型区的特征频率公式：
$$f_{T,si}=\frac{{3\mu}0(V{GS}-V_{TH})}{4\pi L^2}$$
代入典型偏置值$V_{GS}-V_{TH}=0.2V$，可以初步得到晶体管长度的上限：
$$L_{max}=0.32\mu m$$
共源极放大器的自增益公式为：
$$A_0=\frac{2V_EL}{V_{GS}-V_{TH}}$$
假设厄利电压$V_E\approx40V/\mu m$，在$L=0.32\mu m$时，自增益约为128，满足题目要求。
接下来确定晶体管的宽度W和偏置电流$I_D$。假设$W=0.3\mu m$，使用强反型区的偏置电流公式：
$$I_D=\frac{1}{2}\mu_0C_{ox}\frac{W}{L}{(V_{GS}-V_{TH})}^2$$
可以得到$I_D=5.25\mu A$。
确定晶体管偏置
由于晶体管的具体阈值电压未知，通常采用先设计偏置电流，再利用电路的负反馈架构寻找合适偏置点的方法。在本实验中，共源级放大器处于开环工作状态，因此需要扫描输入电压$V_{in}$，观察漏极电流$I_D$。最终选取$I_D=5.25\mu A$时的偏置电压进行后续仿真。
按$L=0.32\mu m$，$W=0.3\mu m$设置NMOS晶体管尺寸，对电路进行DC仿真，结果如图2所示：
图2 DC仿真结果1
仿真验证
根据仿真结果，$V_{GS}=0.58V$时，$I_D$大小与估算结果接近。因此将$V_{GS}$设置为0.58V，进行AC仿真。仿真结果如图3所示：
图3 AC仿真结果1
此时发现，特征频率$f_{T,si}$为7.6GHz，仅为预估数值的一半，电路需要进一步优化。
设计迭代优化
在OP仿真中，我们看到该电路的自增益$\frac{g_m}{g_{ds}}=110$（如图4），高于设计目标。
图4 OP仿真结果1
但是从特征频率的仿真结果来看，与设计目标差距甚远，显然手工计算偏离了电路的实际情况。根据特征频率公式：
$$f_{T,si}=\frac{{3\mu}0(V{GS}-V_{TH})}{4\pi L^2}$$
提升特征频率最有效的方式就是减小晶体管的沟道长度。尝试将长度降低为$L=0.32\mu m\times\sqrt{0.5}=0.22\mu m$。
再对电路进行AC仿真和OP仿真，观察特征频率、自增益、漏极电流三个指标。仿真结果分别如图5和图6所示：
图5 AC仿真结果2
图6 OP仿真结果2
此时，$f_{T,si}=14GHz$，$A_0=\frac{g_m}{g_{ds}}=61.6$，$I_D=7.74\mu A$。自增益符合要求，漏极电流较小，器件功耗较低，但特征频率仍低于设计指标。
初步迭代：
为了提升$f_{T,si}$，可以继续减小L，也可以提高$V_{GS}$。但考虑到$I_D$受$V_{GS}$影响为二次，因此选择继续减小L，同时为了降低$I_D$，而由公式可知W与$f_{T,si}$和$I_D$无关，所以可以适当降低W。
考虑到自增益要求，L也不宜降低过大。可尝试设置为$L=200nm$，$W=220nm$，再对电路进行AC仿真和OP仿真，观察特征频率、自增益、漏极电流三个指标。仿真结果分别如图7和图8所示：
图7 AC仿真结果3
图8 OP仿真结果3
此时，$f_{T,si}=16.15GHz$，$A_0=\frac{g_m}{g_{ds}}=53.56$，$I_D=7.557\mu A$。特征频率，自增益符合要求，漏极电流较小，器件功耗较低，特征频率符合要求！
进一步迭代：
不考虑噪声等其他因素的影响下。为了进一步降低功耗，我们发现$I_D$受$V_{GS}$影响为二次，受L影响为负一次；$f_{T,si}$受到$V_{GS}$和L影响分别为一次和负二次；$A_0$受到$V_{GS}$和L影响分别为负一次和一次，所以为了降低功耗，要让$V_{GS}$尽可能的小，同时L比过驱动电压轻微减小($f_{T,si}$受到L影响为负二次)，以保持$f_{T,si}$基本不变，但是这一步功耗的减小是以损失增益为代价的(L/过驱动电压 变小）。
经过不断调试迭代最终确定$W=220n$,$L=190n$,$V_{GS}=0.545v$。
再对电路进行AC仿真和OP仿真，观察特征频率、自增益、漏极电流三个指标。仿真结果分别如图9、图10和图11所示：
图9 NMOS管尺寸
图10 仿真器设置
图11 AC仿真4
此时，$f_{T,si}=15.13GHz$，$A_0=\frac{g_m}{g_{ds}}=50.82$，$I_D=5.8446\mu A$。特征频率、自增益符合要求！漏极电流进一步减小！，器件功耗进一步减小！
总结与思考
在本次实验中，该器件特征频率和自增益之间呈负相关，特别受沟道长度影响。同时，$I_D$受$V_{GS}$影响为二次，为了保持较低功耗要尽量是过驱动电压减小，同时L比过驱动电压轻微减小，使得特征频率基本不变。这一步是损失增益得到低功耗的。
然而，同时降低W可以一定程度减小漏极电流。但W是否可以持续减小(噪声变大等因素)。
最后一次迭代设计中没有给增益和特征频率留有一些设计裕度，主要目的是为了尽最大可能的降低功耗。