有趣的方式学习DDR5(3)——DDR5 SDRAM 模式寄存器设置详解

有趣的方式学习DDR5(3)——DDR5 SDRAM 模式寄存器设置详解

引用

CSDN

1.

https://blog.csdn.net/weixin_43199439/article/details/145401565

DDR5内存作为新一代的内存技术，其性能和稳定性都得到了显著提升。而要充分发挥DDR5内存的潜力，了解其模式寄存器设置是至关重要的。本文将用一种轻松有趣的方式，为你揭秘DDR5 SDRAM中的各个模式寄存器，让你像玩拼图游戏一样掌握这些复杂的设置。

下面的列表给出了 DDR5 SDRAM 中各个模式寄存器（Mode Registers, MR）的默认设置，并且每个设置都对应着特定的时序和参数，帮助理解 DDR5 的初始化和运行过程。我将用一个更加轻松的方式讲解每个寄存器的功能，并附上一些有趣的举例和格式。

🌟 DDR5 寄存器设置大揭秘 🌟

让我们把这些设置比作一台超级复杂的机器，每个设置就像是这台机器的一个微小但至关重要的开关。

🔑 1.Burst Length（突发长度）**

• 默认值:
  00b
  -> BL16
• 功能解读: 这就像是你在洗衣机中选择的洗涤周期，它决定了数据传输时的块大小。在这里，“16”表示每次数据块为 16 个数据元素。

⏳ 2.Read Latency (RL) / CAS Latency (CL)（读延迟 / 列地址选通延迟）**

• 默认值:
  00010b
  -> CL = 26 @3200
• 功能解读: 就像你开车等红灯时的等待时间，这个值决定了数据从内存传出之前的延迟。CL值越高，延迟越长。

💾 3.Write Latency (WL) / CAS Write Latency (CWL)（写延迟 / 写列地址延迟）**

• 默认值:
  N/A
• 功能解读: 这个与 CL 关系密切，CWL通常是 CL-2，就像是写信的时候，信的内容需要排队写好再寄出去。

🔢 4.PDA Enumerate ID（PDA 枚举 ID）**

• 默认值:
  1111b
• 功能解读: PDA 就像是分配给每个进程的“身份证号”，用于识别数据通道。

💡 5.Write Recovery（写恢复时间）**

• 默认值:
  0000b
  -> 48CK @3200
• 功能解读: 这就像是你写完一篇论文后，需要一点时间整理思路。写恢复时间让内存在写操作后有时间“休息”。

⚡ 6.Read to Precharge Delay（读到预充电延迟）**

• 默认值:
  0000b
  -> 12CK @3200
• 功能解读: 这是一种等待机制，保证数据完全被读取后再进行“清空”。相当于你在处理完文件后再关闭电脑，避免数据丢失。

**⚙️ 7.VrefDQ Value（数据线参考电压）

• 默认值:
  00101101b
  -> 75% of VDDQ
• 功能解读: VrefDQ 就像是数据传输中的“电力供应”，确保每个数据的电压在合理范围内，防止信号失真。

💬 8.VrefCA Value（命令地址线参考电压）**

• 默认值:
  0101101b
  -> 75% of VDDQ
• 功能解读: 类似于 VrefDQ，这个是给命令线提供稳定电压。没有这个，命令可能会发错。

**⚙️ 9.VrefCS Value（芯片选择参考电压）

• 默认值:
  0101101b
  -> 75% of VDDQ
• 功能解读: 这里的 CS 是用来选择是否启用某个芯片的。它相当于你在一个团队中挑选成员，确保只有“被选中的人”能参与。

💥 10.ECS Error Threshold Count (ETC)（错误阈值计数）**

• 默认值:
  011b
  -> 256
• 功能解读: 这是一个安全机制，帮助控制内存错误的容忍度。如果内存错误频繁，它就会触发报警。

⏳ 11.Read Training Data0/1（读训练数据0/1）**

• 默认值:
  0x5A / 0x3C
• 功能解读: 就像是进行学术考试前的练习，确保在实际操作前系统已经做好了“准备”。

🔧 12.CK ODT (时钟信号与终端电阻)**

• 默认值: 根据带绳子（strap）值设置
• 功能解读: 如果内存是一个运动员，CK ODT 就是它的运动鞋，确保它能够“接地”稳定。

🎮有趣的“模式寄存器”思维游戏🎮

• 每个寄存器就像是内存的“开关”或“按钮”——你按下不同的按钮，内存就能进行不同的操作。
• 一些寄存器与时钟相关，就像是你的钟表，控制内存操作的节奏；其他寄存器则负责电压管理，确保内存“安全稳定”。

💡结语

了解这些寄存器设置就像是拆解一台复杂机器的内部构造。当你掌握了它们，你就能优化和调整 DDR5 内存的性能，确保它能在高效稳定的环境下运行。

希望这次的“揭秘”能让你更有趣地理解这些寄存器！

项 寄存器位置 操作码（Op-code） 默认设置 描述
Burst Length (BL) 0 [1:0] 00b BL16 决定内存传输的突发长度，BL16表示每次传输16个数据元素。
Read Latency (RL) = CAS Latency (CL) 0 [6:2] 00010b CL = 26 @3200 读取延迟，决定从发出读取命令到数据准备好所需的时钟周期。CL=26表示在3200 MHz下，读取数据需要26个时钟周期。
Write Latency (WL) = CAS Write Latency (CWL) N/A N/A CWL = CL - 2 写延迟，通常比读延迟小，CWL通常是CL-2。
PDA Enumerate ID 1 [3:0] 1111b PDA Enumerate ID 用于PDA（协议数据通道）枚举的ID，标识PDA设备。
PDA Select ID 1 [7:4] 1111b PDA Select ID 用于选择PDA设备的ID。
Write Recovery 6 [3:0] 0000b tWR = 48CK @3200 写恢复时间，在写操作之后，内存需要一定的时间来“恢复”，确保数据的完整性。tWR表示在3200 MHz下的恢复时间。
Read to Precharge Delay 6 [7:4] 0000b tRTP = 12CK @3200 从读取操作到预充电（准备下一操作）的延迟时间。
Write Preamble 8 [4:3] 01b 2 tCK 写操作之前的预处理时间，确保数据在写入之前的稳定性。
VrefDQ Value 10 [7:0] 00101101b VrefDQ = 75% of VDDQ 数据线参考电压的设置，确保信号稳定且避免失真。
VrefCA Value 11 [6:0] 0101101b VrefCA = 75% of VDDQ 命令地址线参考电压，确保命令信号的稳定性。
VrefCS Value 12 [6:0] 0101101b VrefCS = 75% of VDDQ 芯片选择线参考电压，确保选择信号的稳定性。
ECS Error Threshold Count (ETC) 15 [2:0] 011b 256 错误阈值计数，控制内存对错误的容忍度，超出阈值会触发错误处理。
Read Training Data0 26 [7:0] 0x5A 0x5A 用于读取训练的数据值，确保内存数据传输的可靠性。
Read Training Data1 27 [7:0] 0x3C 0x3C 另一组用于读取训练的数据值，确保数据准确传输。
Read LFSR 30 [7:0] 0xFE 0xFE 用于读取LFSR（线性反馈移位寄存器）值，确保数据传输的随机性和准确性。
CK ODT (时钟信号与终端电阻) 32 [2:0] 根据带绳值设置 Group A = RTT_OFF (000b), Group B = 40Ω (111b) 控制时钟信号的终端电阻，确保信号传输稳定。
CS ODT (芯片选择与终端电阻) 32 [5:3] 根据带绳值设置 Group A = RTT_OFF (000b), Group B = 40Ω (111b) 控制芯片选择信号的终端电阻。
CA ODT (命令地址与终端电阻) 33 [2:0] 根据带绳值设置 Group A = RTT_OFF (000b), Group B = 80Ω (100b) 控制命令地址线的终端电阻。
RTT_WR (写终端电阻) 34 [5:3] 001b 240Ω 写操作中的终端电阻。
RTT_NOM_WR (写时常规终端电阻) 35 [2:0] 011b 80Ω 常规写操作中的终端电阻。
RTT_NOM_RD (读时常规终端电阻) 35 [5:3] 011b 80Ω 常规读操作中的终端电阻。
ODTLon_WR_Offset (写操作延迟偏移) 37 [2:0] 100b -1 clocks 写操作的延迟偏移，调节写操作的时序。
ODTLoff_WR_Offset (写操作关闭延迟偏移) 37 [5:3] 101b 0 clocks 写操作关闭时的延迟偏移。
ODTLon_WR_NT_Offset (写操作NT延迟偏移) 38 [2:0] 100b -1 clocks 调整写操作的非时钟延迟偏移。
ODTLoff_WR_NT_Offset (写操作NT关闭延迟偏移) 38 [5:3] 101b 0 clocks 调整写操作关闭时的非时钟延迟偏移。
ODTLon_RD_NT_Offset (读操作NT延迟偏移) 39 [2:0] 100b -1 clocks 调整读操作的非时钟延迟偏移。
ODTLong_RD_NT_Offset (读操作长NT延迟偏移) 39 [5:3] 101b 0 clocks 调整读操作长时延的非时钟延迟偏移。
RFM (Refresh Management) 58 [0] 查看DDR5芯片规格说明 参见DDR5 Die Revision 内存刷新管理，控制刷新操作是否需要或者不需要。
RFM RAAIMT (Rolling Accumulated ACT Initial Management Threshold) 58 [4:1] 查看DDR5芯片规格说明 参见DDR5 Die Revision 初始的滚动累计ACT（激活）管理阈值。
RFM RAAMMT (Rolling Accumulated ACT Maximum Management Threshold) 58 [7:5] 查看DDR5芯片规格说明 参见DDR5 Die Revision 最大的滚动累计ACT管理阈值。
RFM RAA Counter (Rolling Accumulated ACT Counter) 59 [7:6] 查看DDR5芯片规格说明 参见DDR5 Die Revision 滚动累计ACT计数器的值，控制ACT计数的递减。