BUCK降压电路设计指南：从原理到PCB布局
BUCK降压电路设计指南：从原理到PCB布局
BUCK降压电路是电源管理领域中常见的电路类型，广泛应用于各种电子设备中。本文将详细介绍BUCK降压电路的分类、使用的芯片类型以及layout方法，帮助读者更好地理解和设计BUCK降压电路。
BUCK降压电路设计
BUCK降压电路的分类
降压电路中使用较多的就是BUCK降压电路。BUCK降压电路主要有两种，分别是非同步整流BUCK降压电路（BUCK）和同步整流BUCK降压电路（Sychronous BUCK）。
非同步整流BUCK降压电路通常是用一个NMOS搭配一个肖特基二极管或快恢复二极管。
同步整流降压BUCK电路通常是用两个NMOS。
BUCK降压电路使用的芯片类型
BUCK电路所使用的芯片有两种，分别为DC-DC电源芯片和DC-DC控制芯片。DC-DC电源芯片一般内置有一个上管，有的还会内置有下管。DC-DC控制芯片需要搭配外置的MOS使用。两者的区别就是对Q1、Q2的处理不同。如果我们要做大电流（I≥5A），用的比较多的是MOS管外置的BUCK电路。
layout方法
对于BUCK降压电路来说，电感所在的支路不属于高频电流环路。BUCK降压电路只有一个高频电流环路，就是由Ci、Q1和D1或Q2组成的环路。在layout中，我们要让这个高频电流环路的面积尽可能地小。那么器件的摆放就非常有讲究了。Ci最好使用大电容和小电容并联，大电容靠近芯片，小电容靠近大电容。对于MOS管外置的降压BUCK电路，小电容要靠近MOS管。Co也要使用大电容与小电容并联，与Ci相反，大电容要靠近电感，小电容要靠近电容。
BUCK开关电源PCB layout宝典
尽可能降低高di/dt回路的面积（电感电流是连续的）。Ci靠近芯片、VI和GND引脚，越近越好。Ci使用22uF和100nF电容，小电容靠近芯片。Co使用22uF和100nF电容，大电容靠近芯片。VO取样点放在远离芯片的那个电容的一侧。
与FB相连的两个电阻越靠近FB引脚越好，FB回路覆盖的面积越小越好，走线短而细。
SW覆盖的面积越小越好。
小信号地连在一起（FB分压电阻、COMP、SS），然后再与PGND单点相连或者通过过孔连接到背面。
电感采用一体成型屏蔽电感。
背面走线越少越好，然后最好全部覆铜到GND。
电感两个引脚间距离尽可能大一些，非一体成型电感最好把GND挖空，一挖到底。还要让敏感电路和回路原理电感。特别是VO到FB的走线，特别要注意避开电感、二极管，特别是不能和电感平行。
PCB设计参考厂家数据手册（ADI等除外）。
最好使用四层板。
PCB散热孔内径小于15mil，否则容易漏锡。
两散热过孔中心距离40mil。
电容的耐压尽可能高一些，容量稍微大一些。
如果输出电容容量大，SS软启动电容也要稍微大一些，否则启动困难（比厂商推荐值要尽可能稍微大一些）。
Ci和Co的GND引脚通过过孔与背面的GND覆铜连在一起，减小阻抗。
本文原文来自CSDN