电磁兼容中去耦电容的容值计算和布局布线
电磁兼容中去耦电容的容值计算和布局布线
在电子设备设计中，去耦电容是保证电源稳定、抑制噪声的关键元件。本文将详细介绍去耦电容的容值计算方法、布局布线原则以及相关技术要点，帮助工程师优化电路设计，提高系统稳定性。
去耦电容的作用与容值计算
有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播，和将噪声引导到地。
去耦电容的容值计算基于以下表达式：
[ C·⊿U=I·⊿t ]
其中：
- (⊿U) 是实际电源总线电压所允许的降低，单位为V。
- (I) 是以A（安培）为单位的最大要求电流。
- (⊿t) 是这个要求所维持的时间。
Xilinx公司推荐的去耦电容容值计算方法是使用远大于1/m乘以等效开路电容的电容值。此处m是在IC的电源插针上所允许的电源总线电压变化的最大百分数，一般IC的数据手册都会给出具体的参数值。等效开路电容定义为：
[ C=P/(f·U^2) ]
式中：
- (P)——IC所耗散的总瓦数；
- (U)——IC的最大DC供电电压；
- (f)——IC的时钟频率。
去耦电容的选型与布局
在去耦电容的设计上，通常采用几个不同容值（通常相差二到三个数量级，如0.1uF与10uF），基本的出发点是分散串联谐振以获得一个较宽频率范围内的较低阻抗。
由于焊盘和引脚的原因，每个电容都存在等效串联电感（ESL），因此自身会形成一个串联谐振电路，LC串联谐振电路存在一个谐振频率，随着电力的频率不同，电容的特性也随之变化，在工作频率低于谐振频率时，电容总体呈容性，在工作频率高于谐振频率时，电容总体呈感性，此时去耦电容就失去了去耦的效果。
不同封装的电容有不同的谐振频率，下表列出了不同容值不同封装的电容的谐振频率：
降低去耦电容ESL的方法包括使用多个去耦电容并联的方式，以及将两个去耦电容以相反走向放置在一起，从而使它们的内部电流引起的磁通量相互抵消。
去耦电容的布局与安装
在设计原理图的时候，经常遇到的问题是为芯片的电源引脚设计去耦电容。理论上是每个电源引脚最好分配一个去耦电容，但是在实际情况中，却经常看到去耦电容的数目要少于电源引脚数目的情况。
电容的摆放首先要提到的就是安装距离。容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。容值稍大些的可以距离稍远，最外层放置容值最大的。但是，所有对该芯片去耦的电容都尽量靠近芯片。
在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也是同样。放置过孔的基本原则就是让这一环路面积最小，进而使总的寄生电感最小。
电容的去耦半径是一个重要问题。如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。设自谐振频率为f，对应波长为λ，补偿电流表达式可写为：
[ I = A \cdot e^{j(ωt - 2πR/λ)} ]
其中，A是电流幅度，R为需要补偿的区域到电容的距离，C为信号传播速度。
当扰动区到电容的距离达到λ/4时，补偿电流的相位为π，和噪声源相位刚好差180度，即完全反相。此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达。为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能的小，最好是同相位的。距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区。这就要求噪声源距离电容尽可能的近，要远小于λ/4。实际应用中，这一距离最好控制在λ/40-λ/50之间，这是一个经验数据。
例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频率为125.8MHz，谐振周期为7.95ps。假设信号在电路板上的传播速度为166ps/inch，则波长为47.9英寸。电容去耦半径为47.9/50=0.958英寸，大约等于2.4厘米。
本例中的电容只能对它周围2.4厘米范围内的电源噪声进行补偿，即它的去耦半径2.4厘米。不同的电容，谐振频率不同，去耦半径也不同。对于大电容，因为其谐振频率很低，对应的波长非常长，因而去耦半径很大，这也是为什么我们不太关注大电容在电路板上放置位置的原因。对于小电容，因去耦半径很小，应尽可能的靠近需要去耦的芯片，这正是大多数资料上都会反复强调的，小电容要尽可能近的靠近芯片放置。
综上所述，在选择去耦电容时，需要考虑的因素有电容的ESR、ESL值，谐振频率，布局时要注意根据IC电源引脚的数目和周围布局空间决定去耦电容数目，根据去耦半径决定具体的布局位置。