传输线阻抗与反射

传输线阻抗与反射

传输线的阻抗特性及其对信号反射的影响是电子工程领域的重要课题。本文将从传输线阻抗的基本概念出发，深入探讨阻抗不连续导致的反射现象，并通过具体实例和计算公式，帮助读者理解这一复杂而重要的电磁理论问题。

传输线阻抗

传输线是指将信号以电磁波形式从一端传送到另一端的一对导体，常见的传输线类型包括PCB走线、双绞线和同轴电缆等。信号线由信号路径和返回路径组成，返回路径并不一定是地线，这种说法并不严谨。

无损传输线模型如下：当有跳变信号加到传输线上时，相当于在传输路径和返回路径之间加入了电磁波。

信号在传输线上的传输与导体结构、材质、介质等因素密切相关，这些因素都会影响信号所感受到的阻抗。传输线的特征阻抗可以通过以下公式计算：

传输线特征阻抗等于

注意：特征阻抗表示传输线处处阻抗都是Z0，并不是叠加的效果，即传输线各个位置的阻抗是连续的。

影响特征阻抗的因素主要包括：

1. 线宽：线宽越宽，单位电感越小，单位电容越大，特征阻抗则越小。
2. 介电常数：介电常数越大，单位电感不变，单位电容越大，特征阻抗则越小。
3. 介质厚度：介质厚度变大，导体间互感减小，单位电感变大，单位电容变小，特征阻抗变大。
4. 铜箔厚度：铜箔厚度变大时，单位电感减小，由于边缘场的影响，单位电容变大，特征阻抗变小。

可以使用Polar SI9000等工具来计算传输线特征阻抗值。需要注意的是，实际加工过程中可能会存在阻抗偏差。

信号反射

信号反射是指信号遇到传输线阻抗不连续处时发生的反射现象。那么，是什么产生了反射？为什么信号遇到阻抗不连续就会反射？

在阻抗不连续的交界处，无论是从区域一还是从区域二看进去，电压和电流都是相同的。如果电压不连续，那么在此处就会存在无限大的电场；如果电流不连续就会出现无限大的磁场。同时又要满足欧姆定律，这是不可能的。因此就产生了反射电压和电流，其唯一目的是吸收输入信号和传输信号之间不匹配的电压和电流（基尔霍夫定律）。

根据上述分析，可以得出以下关系式：

• Vin+Vr=Vtran
• Iin-Ir=Itran

结合欧姆定律，可以得到：

• Z1= Vin/Iin
• Z1=Vr/Ir
• Z2=Vtran/Itran

综上所述，可以推导出反射系数公式：

• Vr/Vin=(Z2-Z1)/(Z2+Z1)=ρ

反射电压&反射波形

通过推导公式，可以得到反射电压：

• Vr=Vin*ρ

传输电压为：

• Vtran=2*Z2/(Z2+Z1)

让我们通过几个具体拓扑结构来分析反射现象：

初始电压为1.65V。

再看如下拓扑：

在R5处发生了反射，计算反射电压为：

• Vr=1.65V*(150-50)/(150+50)=0.825V

我们在R1处观察反射波形：

看如下拓扑：

初始电压为3V。

再看如下拓扑：

我们对各个位置的电压进行分析：

• R5的反射电压为：Vr=3V*(150-50)/(150+50)=1.5V
• VR5=Vin+Vr=3V+1.5V=4.5V
• 反射回去的电压依然是1.5V
• VrR1=1.5V*(5-50)/(5+50)=-1.227V，对于R5来说，VrR1又是入射电压
• R5的第二次反射电压为Vr2R5=-1.227*(150-50)/(150+50)=-0.613V，真实电压为-1.227+（-0.613）=-1.84V
• 经过原端一次、末端两次反射后VR5=4.5V+(-1.84V)=2.66V

要分清阻抗不连续处的反射电压与真实电压。

R5的波形

知道了反射电压的计算，再来看反射波形是什么样的？

1. 波形是随着传输线的时延传播和反射的
2. 波形的反射是整个波形的反射
3. 边沿的上升时间不变，是整体上升沿在这个时间内进行“拉伸”或“压缩”

了解了信号反射的特点后，那么信号波形的好坏到底和什么有关呢？

来看一个拓扑结构：

初始波形

R5与R12波形如下：

把TL11阻抗改为100Ohm,波形如下：

把TL11阻抗改为60Ohm,波形如下：

反射波形的幅度与反射系数有关，反射系数越大，反射波形幅度越大，波形质量越差。

接着看：

把不连续处的传输线时延由3ns改为1ns

3ns时R5与R12波形如下：

1ns时R5与R12波形如下：

0.6ns时R5与R12波形如下：

来看一下TL11传输时延的扫描结果：

0.1ns~1.6ns

从上述扫描波形中可以看到如下几点：

1. 不连续传输线时延越大，反射的波形电压幅值就越大，但是会达到饱和值（根据反射系数计算出来的值即为饱和值）
2. 不连续处的传输线时延为0.5Tr时，为达到反射边沿饱和的临界点
3. 连续处的传输线时延为Tr/6时，基本可以忽略反射的影响

再看下面的情况，还是这个拓扑结构：

芯片输出端默认用的是典型值的上升时间（本例中为0.6ns），我们改为fast model（0.4ns），看一下波形:

改为slow model（1ns），波形如下:

可以看到，信号边沿的陡峭程度对于信号在遇到阻抗不连续时，也很重要，边沿越缓，波形越好；上升时间小的话，信号更容易达到饱和，因此反射幅值更差，同时上升时间小，那么信号中含有的高频分量就越多，高频分量在反射回去后可能会叠加到其他的信号上，造成噪声干扰（如DDR的地址线）。

所以在芯片正常工作的情况下，尽可能的选择边沿较缓，驱动能力较低的信号波形，从根源上解决了信号完整性和EMI问题。

小结：信号反射与那些因素有关：

1. 反射系数
2. 不连续传输线的长度
3. 信号的边沿陡峭程度

芯片的接收

芯片是怎么接收的？

先看一下信号在传输线上的波形：

传输线当中的波形，R5波形如下：

U2呢？

U2的高电平不是VR5了，发生了反射

芯片末端为高阻抗，即反射系数近似等于1

随后，原端的负反射波形过来，这和传输线的延时有关，最终稳定

对于这种常见的过冲波形，调一下原端串租

再来看一下测试点的选择

测试点距离芯片接收端为100ps时，波形如下：

测试点距离芯片接收端为1ns时，波形如下：

测试点距离芯片接收端时延扫描波形如下：

距离分别为100PS,200PS,300PS时的波形如下：

距离为100ps时与芯片接收端几乎一样，此时测试点距离芯片Tr/6

所以注意测试点的选取。

信号的反射普遍存在，要学会和它相处，在PCB设计阶段就要考虑到PCB的叠层、走线、阻抗控制、以及对于反射的抑制（如预留0ohm的端接电阻等），尽量减少阻抗不连续的长度，控制阻抗不连续点的位置，尽可能的让阻抗不连续点靠近（不一定，仿真一下），减小信号的上升边沿，从根源抑制SI问题。