制版易错预警！原理图与PCB设计易错点大揭秘！

制版易错预警！原理图与PCB设计易错点大揭秘！

引用

CSDN

1.

https://blog.csdn.net/jiepei_PCB/article/details/142355255

在电子设计领域，无论是初学者还是经验丰富的工程师，都可能在原理图和PCB设计过程中遇到各种问题。本文将为您详细解析这些常见错误及其解决方案，帮助您在设计过程中避免这些问题，提高工作效率和设计质量。

原理图设计中的常见错误

错误一：ERC报告管脚未接入信号

在原理图设计中，如果ERC（电气规则检查）报告管脚未接入信号，可能是由以下原因造成的：

• 在创建封装时，管脚的I/O属性定义不当。
• 在放置元件时，修改了不一致的grid属性，导致管脚与线未能正确连接。
• 元件的pin方向设置错误，导致必须使用非pinname端进行连线。

错误二：元件超出图纸边界

这通常是因为在元件库图表纸中心以外的位置创建了元件。正确的做法是在图纸的中心位置创建元件，以避免这一问题。

错误三：工程文件网络表不完整

如果生成的netlist只包含部分元件，可能是因为在生成过程中没有选择"global"选项。

错误四：使用annotate时的陷阱

当使用自己创建的多部分组成的元件时，应避免使用annotate功能，因为它可能会导致设计信息的不一致。

PCB设计中的常见错误

错误一：网络载入时NODE未找到

在PCB设计中，如果网络载入时报错NODE未找到，可能的原因包括：

• 原理图中使用的元件封装在PCB库中不存在。
• 原理图中的元件封装名称与PCB库中的不一致。
• 原理图中的元件封装pin number与PCB库中的不一致，例如三极管的原理图pin number为e，b，c，而PCB中的为1，2，3。

错误二：打印问题

如果打印时PCB设计无法完整打印在一页纸上，可能是因为：

• 在创建PCB库时，没有将元件放置在原点。
• 在多次移动和旋转元件后，PCB边界外可能有隐藏的字符。应选择显示所有隐藏的字符，缩小PCB，并移动字符到边界内。

错误三：DRC报告网络分割

DRC（设计规则检查）报告网络被分割，意味着网络没有连通。这时，应查看报告文件，并使用"CONNECTEDCOPPER"功能进行查找。同时，建议使用稳定的操作系统，如WIN2000，以减少系统崩溃的机会，并定期导出文件，创建新的DDB文件，以减少文件尺寸和软件僵死的风险。

PCB布线的艺术

布线是PCB设计中至关重要的一步，它决定了产品设计的成败。布线方式分为自动布线和交互式布线。在自动布线之前，可以预先对要求严格的线路进行交互式布线。此外，应避免输入端与输出端的边线相邻平行，以减少反射干扰。必要时，应加入地线进行隔离。在多层布线中，相邻层的布线应互相垂直，以避免寄生耦合。