TTL电路详解：工作原理、电路图及应用

TTL电路详解：工作原理、电路图及应用

TTL（晶体管-晶体管逻辑）电路是一种基于双极型晶体管的集成电路，通过使用双极晶体管来执行逻辑功能以提供开关功能。TTL设备最重要的特性是门的输入在未连接时将为逻辑高电平（1）。该技术用于设计和制造集成芯片，其中包含逻辑门、双极晶体管、电阻和二极管。

TTL 逻辑电平

我们使用的大多数系统都依赖于3.3V或5V TTL电平。TTL是晶体管-晶体管逻辑的缩写，由双极晶体管构建的电路来实现切换和保持逻辑状态。

对于任何逻辑系列，阈值电压电平是必须要了解的一个点。以下是标准5V TTL电平的示例：

• V_OH：TTL设备将为高信号提供的最小输出电压电平。
• V_IH：被视为高电平的最小输入电压电平。
• V_OL：设备将为低信号提供的最大输出电压电平。
• V_IL：仍被视为低电平的最大输入电压电平。

从上图中可以看到最小输出高电压（V_OH）为2.7V。这意味着驱动高电平设备的输出电压至少为2.7V。最小输入高电压（V_IH）为2V，意味着基本上2V以上的电压都将作为逻辑1（高）读入TTL设备。

应该还可以注意到一个设备的输出与另一个设备的输入之间存在0.7V的缓冲，被称为噪声容限。

同样，最大输出低电压（V_OL）为0.4V，发出逻辑0的设备将低于0.4V。最大输入低电压（V_IL）为0.8V，意味着低于0.8V的输入信号在读入设备都是逻辑0。

如果电压介于0.8V和2V之间会怎样？这个电压范围是不确定的，会导致无效状态，通常称为浮动。如果在设备上的输出引脚在此范围内“浮动”，则无法确定信号会产生什么结果，可能会在高电平和低电平之间任意反弹。

TTL电路如何工作？

下面为标准TTL逻辑门的电路图，正NAND门功能，如下图所示。这种标准的TTL逻辑电路在某些情况下与二极管-晶体管逻辑（DTL）电路有关。

具有2输入与非门的TTL电路

从上图可以看出，T1是输入三极管，在开关时间上有优势。晶体管T2是分相器，晶体管T3和T4提供图腾柱输出。该TTL电路具有极低的输入阻抗、高扇出和更好的抗噪性，并且能够进行高电容驱动。

当输入A和B为高电平时，晶体管T2和T3导通并充当共发射极放大器。晶体管T4和发射极处的二极管正向偏置，并且流过的电流量可以忽略不计。输出为低电平，代表逻辑0。

当两个输入均为低电平时，二极管D1和D2正向偏置。由于5V的电源电压VCC，电流通过D1和D2以及电阻R1流向地面。R1中的电源电压下降，晶体管T2关断，因为它没有足够的电压来导通。因此，晶体管T4也因T2截止而截止。晶体管T3导通（高电平）并充当射极跟随器。输出为高电平，代表逻辑1。

当输入A和B中的任何一个为低电平时，二极管就会由于低输入而正向偏置。整个操作与上述相同。因此，输出为高电平（逻辑1）。

TTL电路的类型

TTL有不同的类型，如下所示：

• 标准TTL电路
• 快速TTL电路
• 肖特基TTL电路
• 大功率TTL电路
• 低功耗TTL电路
• 高级肖特基TTL电路

标准TTL电路

下图显示了标准TTL与非门的内部结构和特性。它的与非门是四路二输入型。有四个5400/740电路。简单来说，这种类型的TTL电路的工作原理如下。

图中所示的Q1是一个双发射极NPN晶体管，这种类型的与非门类似于两个晶体管，它们的基极和发射极端子连接在一起。命名为D2和D3的二极管用于限制本质上为负的输入电压。

低功耗TTL电路

低功耗TTL电路实现了较低的功耗和耗散。尽管完成操作的速度有所降低。上图是使用与门制作的低功耗TTL。这里用到的与非门是74L00或54L00型的，这种类型的TTL的结构几乎与标准TTL的结构相似，只是电阻值更高。对于这个增加的电阻值，电路的功耗降低了。

大功率TTL电路

与低功率TTL不同，高功率TTL是标准TTL的高速版本。这种类型的TTL的运行速度比前面讨论的要快。其功耗高于之前讨论的其他TTL。下图是高功率TTL与非门。与非门是74H00或54H00型的四路二输入。与标准TTL非常相似，只是Q3晶体管和D1二极管组合已被Q3、Q5和R5的排列所取代。这种类型的TTL的运行速度更高，功耗也更高。

肖特基TTL电路

肖特基TTL电路用于加快操作时间。这种类型的TTL提供的速度是高功率TTL提供的速度的两倍。两个TTL的功耗相同，没有额外的功耗。下图表示基于NAND的基本肖特基TTL图。

电路图与大功率TTL非常相似，这里缺少大功率TTL的Q晶体管。用于这种TTL的肖特基晶体管是一个基极和集电极由肖特基二极管连接的双极型晶体管。

TTL电路正确接线图

这里从TTL电路输入和输出来看：

1. 输入

• 标准2输入TTL电路
• 标准3输入TTL电路

2. 输出

• TTL图腾柱输出
• TTL集电极开路输出
• TTL三态门输出

标准2输入TTL电路

下图为2输入TTL与非门的电路图。它有四个晶体管Q1、Q2、Q3和Q4。晶体管Q1在发射极侧有两个输入端。三极管Q3和Q4组成输出端，称为图腾柱输出。

2输入TTL与非门的电路可能看起来很复杂。我们可以通过考虑2输入NPN晶体管的二极管等效来简化其操作，如下图所示。

在图中，二极管DA和DB代表晶体管Q1的2输入发射极结。二极管DC代表晶体管Q2的集电极-基极结。

当输入A和B均为低电平时，两个二极管均正向偏置。因此，由于电源电压+VCC=5V而产生的电流将通过R1和两个二极管DA和DB流向地面。

电源电压在电阻R1中下降，不足以导通晶体管Q2。随着Q2打开，晶体管Q4也将截止。但是晶体管Q3被拉高。由于Q3是射极跟随器，因此端子的输出也将为高电平，即逻辑1。

当任何一个输入（A或B）为低时，具有低输入的二极管将正向偏置。将发生与上述相同的操作，在这种情况下，输出将为高电平。

当输入A和B均为高电平时，发射极-基极结处的两个二极管都将反向偏置。集电极-基极结处的二极管DC正向偏置。它将打开晶体管Q2。随着Q2导通，晶体管Q4也将导通。

输出端的两个晶体管都将导通，因此终端输出将具有低电平，这被视为逻辑0。

标准3输入TTL与非门电路

下图为标准3输入TTL与非门电路。这与我们在2输入TTL与非门电路中差不多，只是这里输入晶体管Q1具有三个发射极而不是两个。工作原理与2输入TTL与非门相同。

TTL图腾柱输出电路

在下图所示的电路中，阴影部分表示图腾柱输出。三极管Q3、Q4、二极管D和限流电阻R3构成TTL的图腾柱输出结构。

TTL电路具有以下特点和优势：

1. 由于延迟时间短，与DTL相比，它们的运行速度相当高
2. 抗噪性低（0.4V）
3. 每个门的平均传播延迟为10纳秒（ns）
4. 平均功耗为10mW
5. 它的最大扇出为10，这意味着一个输出可以驱动另外10个TTL输入
6. 其他数字电路的接口很容易
7. 与二极管相比，其中应用的多发射极晶体管占用的空间相对较小
8. 该系列价格相对便宜，市场上大量供应
9. 应用简单易行
10. 图腾柱晶体管在二进制1（高）状态下提供非常低的输出阻抗
11. TTL设备是兼容的（即一个TTL设备的输出可以作为输入提供给另一个TTL设备。在这种情况下，第一个设备称为驱动器，而第二个称为负载）

TTL集电极开路输出电路

TTL逻辑的集电极开路输出配置如下图所示。在此配置中，取消了晶体管Q3和上拉电阻。取而代之的是外部上拉电阻以确保正常运行，如图所示。

输出取自Q4的集电极开路端子。当晶体管Q4关闭时，输出Y将为高电平，而当Q4导通时，输出将为低电平。

TTL三态门输出电路

在这种输出配置下操作晶体管时，可以获得高阻抗。三种输出状态是：高、低和高阻抗。

三态逻辑电路利用图腾柱排列的高速运行，同时允许输出进行线与运算（连接在一起）。Hi-Z状态是图腾柱排列中的两个晶体管都关闭的状态，因此输出端对地和VCC为高阻抗。换句话说，输出是一个开路或浮动终端，既不是低电平也不是高电平。实际上，输出端并不是完全开路，而是相对于地和VCC具有几MΩ或更高的高电阻。

上图显示了三态逆变器的电路，该电路有两个输入：A是正常逻辑输入，F是能够产生Hi-Z状态的启用输入。

当F=0时，无论逻辑输入A的状态如何，电路都会进入其高阻抗状态。F处的低电平正向偏置晶体管Q1的发射极-基极结，并使电阻R1的电流从晶体管Q分流2使Q2关断，从而使晶体管Q4关断。E处的低电平还正向偏置二极管D2以从晶体管Q3的基极分流电流，因此Q3也关闭。由于两个图腾柱晶体管都处于截止状态，因此输出端基本上是开路。

具体的可以看如下真值表：F=1时，电路作为正常逆变器运行，因为F处的高输入对晶体管Q1或二极管D2没有影响。在此启用条件下，输出只是逻辑输入的反相。

TTL三态门输出电路优点：

• 高速运转，传播延迟大约为10毫秒，与DTL和RTL逻辑器件相比更快。
• 与DTL和RTL相比功耗更低。
• 低成本。
• 更好的扇出。
• 噪声可靠运行。

TTL的特征

TTL的特性是扇入和扇出、功耗、噪声容限和传播延迟。

• 扇入和扇出：连接到栅极的输入和输出的数量，在不影响整体性能的情况下不会降低电压。TTL扇出10。
• 噪声容限：这是输入端允许的噪声电压，不应影响输出。TTL的噪声容限为0.4V。
• 传播延迟：指电路从施加输入到产生输出所花费的时间。
• 功耗：设备必须的。

TTL与其他逻辑系列的比较

TTL与其他逻辑系列的比较：

TTL电路在数字电子领域有着广泛的应用，特别是在需要高速、低功耗和高可靠性的场合。通过理解TTL电路的工作原理和特性，可以更好地设计和应用数字电路系统。