了解LabVIEW FPGA和软件设计RF仪表的优势所在

创作时间:

作者:

@小白创作中心

了解LabVIEW FPGA和软件设计RF仪表的优势所在

引用

来源

https://www.ni.com/zh-cn/shop/electronic-test-instrumentation/add-ons-for-electronic-test-and-instrumentation/what-is-labview-fpga-module/understanding-the-benefits-of-labview-fpga-and-software-designed.html?srsltid=AfmBOor3pod4XPCgCU3BJqFydAGKoMNvAAeGF7OQtOxXnG1y-feHN-zy

随着无线设备数量的激增和通信标准的日益复杂，传统的RF测试方法已经难以满足需求。本文将介绍如何利用LabVIEW FPGA模块设计和定制RF仪表，以及软件设计仪表为测试系统带来的诸多优势。

软件设计仪表简介

多年来，测试工程师一直运用LabVIEW等软件包来定制RF测量系统和降低成本，而传统台式仪器在这方面望尘莫及。这种方法不仅灵活，还使测试工程师能够充分利用最新PC、CPU和总线技术所提供的性能。

对于许多要求严苛的RF测试应用来说，CPU仍是一个瓶颈；CPU本身的并行性有限，且典型的软件栈会导致延迟。因此，在需要根据测量值或待测设备(DUT)的状态来动态调整测试激励的情况下，这些因素会降低测试系统的性能。为了获得卓越的RF测试系统性能，最好结合使用定制的仪表硬件与多核CPU技术，这样测试系统设计人员便能在低延迟和高吞吐量之间实现平衡，从而大幅减少测试时间。

虽然在过去，现成即用的仪表硬件在功能上是固定的，但NI仍然致力于运用现场可编程门阵列(FPGA)技术来提供更加开放、灵活的测量设备。简而言之，FPGA是用户可定制的高密度数字芯片，使得测试工程师能够直接将自定义信号处理和控制算法应用于测量硬件中。因此，现成即用的RF硬件便可融合固定的高质量测量技术与用户可自定义的逻辑这两大方面的优势：前者在最新组成结构中的测量既可得到保证，又可溯源；后者具有高度并行性，提供了低延迟，并直接与I/O连接，可实现在线处理和严格的控制回路。

NI矢量信号收发仪(NI VST)便是这样的一种硬件。该设备融合了矢量信号发生器和矢量信号分析仪的功能，还包含一个用户可编程的FPGA，可实现实时信号处理和控制。再加上FPGA赋予的更多灵活性，VST便成为了自定义触发、DUT控制、并行测量和实时数字信号处理(DSP)的理想之选。

利用LabVIEW FPGA将LabVIEW的运用扩展至硬件定制

虽然FPGA广泛用于定制板卡设计且为现成即用设备的一部分，但用户可定制的FPGA迄今尚未在现成即用的RF仪表设备中广泛采用。这主要是因为对这些设备进行编程需要拥有专业的背景知识，硬件描述语言(HDL)通常学习起来非常困难，唯有数字电路设计专家才能胜任。

LabVIEW FPGA模块可以帮助大量的工程师和科学家接触到最新的 FPGA 技术。使用图形化编程方法，您可以实现能定义硬件中RF仪器行为的逻辑，如图1所示。事实上，LabVIEW图形化数据流的特性非常适用于实现和可视化能在FPGA中进行的并行操作。虽然使用LabVIEW对FPGA进行编程略有不同，需要学习额外的知识，但其难度明显小于学习 HDL 的难度。

图1:借助NI LabVIEW FPGA模块，您可以使用熟悉的LabVIEW代码来定制仪表硬件。对于RF应用，您可以从预创建的范例项目着手开始，然后进行相应修改，从而实现自定义触发、DUT控制和信号处理等。

许多 LabVIEW FPGA范例项目均可作为RF应用的入手点，并可与NI VST等设备结合使用。具体来说，您可以根据仪表数据移动模式（通过类似于矢量信号分析仪或矢量信号发生器的界面所呈现的自定义启动、停止和参考触发），或根据数据流模式（非常适合在线信号处理或记录和回放应用）来定制FPGA。

软件设计仪表与传统方法的比较

在RF测量系统中利用基于FPGA的硬件可以带来诸多好处，从低延迟的DUT控制到减少CPU负载，获益良多。以下各部分更详细地描述了各种使用场景。

通过交互式DUT控制提高测试系统的整合度

在许多RF测试系统中，必须通过数字信号和自定义协议来控制受控设备或芯片。传统的自动化测试系统能够通过DUT模式进行排序，在每个阶段进行所需的测量。在某些情况下，自动测试设备(ATE)系统融合了智能功能，可根据所接收的测量值在 DUT 设置之间进行排序。

不管是哪种情况，集成了FPGA的软件设计仪器均可节省成本和时间。将测量处理和数字控制整合到一个仪器中，可减少系统对额外数字I/O的需求，且无需在仪器之间配置触发。在必须根据所接收测量数据来控制DUT的情况下，软件设计仪表可关闭硬件中的循环，从而减少因在软件中进行决策所带来的较高延迟。

通过硬件内测量减少测试时间并提高测试可靠性

虽然当今基于软件的测试系统可以并行处理有限数量的测量，但通过运用合适的 FPGA 逻辑，软件设计仪表在并行处理方面便不再受限。利用真正的硬件并行机制，可以处理大量的测量任务或数据通道，而无需在感兴趣的测量之间进行选择。诸如快速傅立叶变换(FFT)、滤波和调制/解调等计算可在硬件中实现，由此可以减少 CPU 的数据传送量和处理量。借助软件设计仪器，诸如实时频谱掩蔽等功能便能以更高的速率实现，这一点传统台式仪器无法企及。

此外，在硬件中执行测量任务时延迟较低，这意味着在同样的时间内，标准测试系统可能只能要求完成一个测量任务，但实时测量却可以同时执行数十个甚至上百个测量任务并求平均值，如图2所示。这样可以提高测试结果的质量，并增加RF 测试的可靠程度。此外，由于测量任务可以在硬件中连续执行，并从主机测试应用中定期采样，用户可以完全不用担心遗漏任何重要的数据。

图2:借助软件设计仪器，您可以连续采集数据并执行测量（定期采样测试结果），而无需停止采集过程来传输信息。

通过闭环反馈快速达到理想的测试条件

某些类型的RF测试要求根据所接收的测量任务改变DUT设置或环境和制造工艺量；这就需要一个闭环系统，该系统通常受限于软件栈的延迟。在许多情况下，可以在硬件中直接进行闭环，从而使得 CPU 无需再计算后续设定值。如此一来，闭环测试时间便可从数十秒减少到零点几秒。

通过自定义触发关注感兴趣的数据

过去，根据所用仪表硬件，低延迟触发行为是固定的。然而，通过使用软件设计仪表，用户可以将自定义触发功能集成到设备中，从而快速锁定想要关注的情况。借助基于硬件的灵活触发，用户可以在捕获重要测量数据或激活其他仪表设备时，将自定义频谱掩蔽或其他复杂条件设置为标准。而且，用户还可以通过选择硬件中感兴趣的数据来释放CPU，以便处理其他重要的任务。

在整个设计周期中合理运用软件投资

虽然本文主要关注的是RF测试，但工程师们越来越多地在设计阶段和测试阶段之间复用IP，显著缩短产品上市时间并大幅降低整体测试成本。借助LabVIEW FPGA，可以定义数字信号处理算法，然后将其作为设备或组件验证的一环复用，而无需再从头开始生成测试代码。这样可以加速测试的开发（在设计周期的早期便可进行测试），同时使得测试覆盖范围更加完整，如图3所示。

图3:IP可以在设计阶段和测试阶段之间复用，从而减少测试开发时间，并提供更加完整的测试覆盖范围。