锁相环的基本原理与应用
锁相环的基本原理与应用
随着通信行业对低成本、低功耗、大带宽、高数据传输速率的需求不断增加，集成电路设计正朝着高集成度、低功耗的方向快速发展。在这一背景下，锁相环（PLL）作为关键的频率合成技术，其设计面临着诸多挑战，尤其是在低功耗、高工作频率、低电压的应用场景中。设计师们通过创新技术，如将压控振荡器和分频器的串接结构改为堆叠结构、采用DH-PLL结构等，不断优化锁相环的性能。目前，已有工作频率达到50GHz的锁相环问世，并在通信和航空航天等领域发挥着越来越重要的作用。
1.锁相环基本原理
锁相环作为一个系统，主要包含三个基本模块：鉴相器（Phase Detector，PD）、低通滤波器（Low Pass Filter，LPF）或环路滤波器（Loop Filter，LF），以及压控振荡器（Voltage Controlled Oscillator，VCO）。这三个模块组成的锁相环为基本锁相环，即线形锁相环（LPLL）。
当环路已处于锁定状态时，如果输入参考信号的频率和相位发生变化，通过环路的控制作用，压控振荡器的频率和相位能不断跟踪输入参考信号频率的变化而变化，使环路重新进入锁定状态，这种动态过程称为环路的“跟踪”过程。而环路不处于锁定和跟踪状态，这个动态过程称为“失锁”过程。
2.锁相环的基本结构
锁相环作为一个系统，主要包含三个基本模块：鉴相器、低通滤波器，亦即环路滤波器，和压控振荡器。在本节首先分析鉴相器、环路滤波器和压控振荡器。
2.1鉴相器
锁相环中的鉴相器（PD）通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图示：
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：
鉴相器的传输特性为：
鉴相器有两个主要功能：一个是频率牵引，另一个是相位锁定。实际中使用的锁相环系统还包括放大器、分频器、混频器等模块，但是这些附加的模块不会影响锁相环的基本工作原理，可以忽略。
2.2低通滤波器
鉴相器乘法器的输出电压可以表示为：
低通滤波器（LF）将上式的高频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压：
2.3压控振荡器
压控振荡器（VCO）的压控特性如图所示：
该特性说明压控振荡器的振荡频率wu为中心，随输入信号电压Uc线性地变化，变化的关系如下：
锁相环有四种工作状态，即锁定状态、失锁状态、捕获过程和跟踪过程。
- 锁定状态：整个环路已经达到输入信号相位的稳定状态。它指输出信号相位等于输入信号相位或者是两者存在一个固定的相位差，但频率相等。在锁定状态时，压控振荡器的电压控制信号接近平缓。
- 失锁状态：环路的反馈信号与锁相环输入信号的频率之差不能为零的稳态。当环路的结构设计有问题，或者是输入信号超出了锁相环的应用范围的时候都会进入失锁状态。这个状态意味着环路没有正常工作。
- 捕获过程：指环路由失锁状态进入锁定状态的过程。这个状态表明环路已经开始进入正常工作，但是还没有达到锁定的稳态。此过程应该是一个频率和相位误差不断减小的过程。
- 跟踪过程：是指在PLL环路处于锁定状态时，若此时输入信号频率或相位因其它原因发生变化，环路能通过自动调节，来维持锁定状态的过程。由于输入信号频率或者相位的变化引起的相位误差一般都不大，环路可视作线性系统。PLL的这四种状态中，前两个状态称为静态，后两个状态称为动态。优秀的设计可以使PLL在上电后立刻进入捕获状态，从而快速锁定。
3.PLL的捕获性能
实际工作过程中，锁相环初始状态往往是失锁状态。环路经由失锁进入锁定状态，需要经历一个捕获过程。捕获过程分为频率捕获和相位捕获两个过程。在相位捕获中环路相位误差不会发生周期跳跃，捕获时间比较短，因此相位捕获也叫做快捕。与相位捕获相比，频率捕获时间较长，它构成了捕获时间的主要部分。一般而言，捕获过程中环的瞬时相差将在大范围内变化，使捕获过程表现为一种非线性现象。要想获得环路捕获性能的全部结果，需要求解环路非线性动态方程，二阶环路的动态方程是二阶非线性微分方程，在数学上是无法精确求解的，只能用近似求解的方法求解。理想二阶环的方程为：
设环路输入信号频率固定，则
代入并简化，可得理想二阶环轨迹方程：
锁相环路本质是一个非线性系统，它的稳定性是一个非线性问题。非线性系统的稳定性取决于系统本身和输入。因此，通常把非线性系统的稳定性分为强干扰作用下和弱干扰作用下的稳定性问题，或者叫大稳定性和小稳定性问题。对于锁相环来说，前者相当于环路失锁而处于捕获状态，后者相当于同步状态。对于大稳定性问题，主要研究环路的捕捉问题。同步状态是环路的线形工作状态，所以小稳定性问题实际上是一个线形系统的稳定性问题。