清华大学发布3D DRAM存算一体架构，突破AI大模型算力瓶颈

清华大学发布3D DRAM存算一体架构，突破AI大模型算力瓶颈

近日，清华大学集成电路学院在存算一体芯片领域再次取得重大突破，发布了国际首款面向视觉AI大模型的三维（3D）动态随机存取存储器（DRAM）存算一体架构。这一创新技术不仅大幅突破了传统芯片的“存储墙”瓶颈，还为AI大模型的高效计算提供了新的解决方案。

随着人工智能和大数据应用的快速发展，传统电子芯片在处理大规模数据时面临着严重的性能瓶颈。清华大学研发的3D DRAM存算一体架构，通过将存储单元和计算单元在三维空间中紧密集成，有效解决了这一难题。

传统冯·诺依曼架构下的芯片在进行计算时，需要频繁地在处理器和存储器之间传输数据，这不仅导致了巨大的延迟和功耗，还限制了计算效率的提升。而存算一体架构通过将存储和计算功能集成在同一芯片上，大幅减少了数据传输的延迟和功耗，显著提升了计算效率。

据清华大学高滨教授介绍，存算一体技术可以成百上千倍地提高计算效率，降低成本，是未来主流大数据计算芯片的重要发展方向。这种设计不仅大幅减少了数据传输的延迟和功耗，还显著提升了计算效率。

在人工智能领域，特别是视觉AI大模型的训练和推理过程中，数据量庞大、计算密集的特点对芯片性能提出了极高的要求。清华大学研发的3D DRAM存算一体架构，正是为满足这一需求而生。

存算一体芯片特别适合用于加速AI计算，其高能效优势在端侧应用中尤为突出。如果忆阻器能应用到大模型中，能效比预计将有数量级的提升。这对于未来在端侧部署AI应用具有重要意义。

为了进一步推动存算一体技术的发展，清华大学集成电路学院的高鸣宇团队和蒋力团队展开了深入合作。他们的研究不仅增强了近DRAM bank处理架构中的跨bank协调能力，还在真实存内计算硬件平台上设计了高效的图模式匹配算法框架。

高鸣宇团队专注于存算一体架构的硬件设计和优化，通过创新的电路设计和架构优化，实现了更高的计算密度和更低的功耗。而蒋力团队则在算法层面进行了深入研究，开发了适用于存算一体架构的高效算法，进一步提升了系统的整体性能。

清华大学在存算一体芯片领域的突破，不仅展示了中国在芯片技术领域的创新能力，也为全球信息技术产业的发展注入了新的动力。存算一体技术的不断发展，将为AI、大数据、自动驾驶等领域带来更强大的算力支持，推动这些前沿技术的普及和应用。

随着研究的深入和技术的成熟，这些创新芯片有望逐步实现商业化应用，为全球科技产业带来深远影响。中国在这一领域的突破，不仅展示了其科技创新实力，也为全球芯片产业的未来发展注入了新的动力和希望。