基于FPGA+DSP架构的中频信号采集处理系统详解

基于FPGA+DSP架构的中频信号采集处理系统详解

引用

CSDN

1.

https://blog.csdn.net/YEYUANGEN/article/details/141635873

基于FPGA+DSP架构的中频信号采集处理系统，支持8路250MSPS采样率、16位模拟信号输入，配备4路SFP+光纤通道，最高支持10Gbps/lane传输速率。系统板载XC7K325T FPGA处理器和TMS320C6678多核处理器，支持2路千兆以太网口，可实现多系统级联和同步采集。

功能框图

该高性能雷达信号实时采集处理平台集成了IO单元、信号处理单元和远程传输单元，可实现雷达信号的实时采集、处理、高速传输和存储。系统由1块信号处理平台卡和1块4路光纤采集卡组成。信号处理平台搭载1块8通道250MSPS采样率16位AD采集FMC子卡。

技术指标

系统组成

1. 1块8通道250MSPS采样率16位分辨率AD采集FMC子卡（型号：FMC128）
2. 1块FPGA + DSP信号处理板（型号：TES600）
3. 1块4路光纤采集卡（型号：PCIE730）

系统互联

1. AD子卡与信号处理板：FMC高速连接器LVDS互联
2. 信号处理板与光纤采集卡：通过单模或多模光纤互联
3. 光纤采集卡与服务器：通过PCIe总线互联

采集性能

1. 最大支持8通道250MSPS采样率，16位分辨率实时采集
2. 输入电压范围：1Vpp（4dBm）~2Vpp（10dBm），可编程输入电压范围
3. 模拟输入带宽：500MHz（典型值）
4. SFDR@170MHz：87dBc
5. SNR@170MHz：73.2dBFS
6. ENOB@170MHz：11.85bits
7. 8路AD同步采集

处理性能（信号处理板）

1. DSP定点运算：40GMAC/Core * 8 = 320 GMAC
2. DSP浮点运算：20GFLOPs/Core * 8 = 160 GFLOPs

传输性能

1. 支持Serial RapidIO、Aurora等传输协议
2. Serial RapidIO支持6.25Gbps线速率，Aurora支持10Gbps线速率
3. 支持单模或多模光纤，最大传输距离80KM

存储性能

1. 存储带宽：64位，DDR3 SDRAM，500MHz工作时钟
2. 存储容量：最大支持4GByte DDR3 SDRAM

其它接口性能

1. 1个高精时钟单元，支持1路外时钟输入、2路同步时钟输出
2. 2路RS485接口，4路LVTTL输入、4路LVTTL输出
3. 板载1个FRAM存储器、1个BPI Flash

物理与电气特征

1. 板卡尺寸：100 x 160mm
2. 板卡供电：1.5A max@+12V（±5%）
3. 散热方式：金属导冷散热

环境特征

1. 工作温度：-40°~﹢85°C
2. 存储温度：-55°~﹢125°C
3. 工作湿度：5%~95%，非凝结

应用领域

1. 软件无线电
2. 雷达与基带信号处理