动态电压降问题解决方法总结

动态电压降问题解决方法总结

引用

CSDN

1.

https://blog.csdn.net/graymount/article/details/106913511

动态电压降是集成电路设计中常见的问题之一，特别是在物理设计后期，需要通过前端工程师提供的vcd或saif文件来检查开关活动。由于此时修改电源网络可能不太合适，因此需要采用其他方法来优化动态电压降。本文总结了几种常见的解决方案，包括cell padding、downsize、split output capacitance和inserting decap cell等技术手段。

Cell Padding

对于时钟单元，由于翻转率较高，应避免多个时钟单元集中在一起。增加cell padding是一个有效的方法。

Downsize

Downsize不仅可以降低单元的功耗，还可以留出空间用于其他用途，例如添加decap单元。

Split Output Capacitance

根据动态功耗的公式，减少负载可以降低单元本身的动态功耗。通过缓冲器将长线切断，有助于降低局部的动态电压降。

Inserting Decap Cell

Decap单元对于降低动态功耗具有重要作用，特别是对于其附近且在同一行内的单元，效果尤为显著。

随着工艺尺寸的缩小，芯片正从gate-dominated转变为wire-dominated，同时频率也在不断提高。wire-dominated意味着没有更多的绕线资源可用于电源网络。频率的提升意味着动态电压降问题会变得更加严重。因此，采用上述方法进行动态电压降优化变得越来越重要。

本文原文来自CSDN