HFSS中AC耦合电容仿真优化详解
HFSS中AC耦合电容仿真优化详解
在高速PCB设计中，AC耦合电容（也称为DC blocking隔直电容）扮演着重要角色。它主要用于去除信号中的直流偏置分量，同时让高频分量顺利通过，类似于一个高带宽的滤波器。本文将详细介绍如何在HFSS软件中对AC耦合电容进行仿真优化。
由于电容的焊盘通常比传输线的宽度要细，在电容处会形成一个阻抗偏低点。因此，提升这个阻抗是电容仿真优化的重点。为了减小阻抗失配，通常会选择封装较小的电容，如0201和01005封装的MLCC（多层陶瓷电容）。MLCC使用多层电极叠加结构，高频时电感非常低，具有非常低的等效串联电阻，损耗小。
MLCC电容结构参考图一：两边是用来焊接的大电极，镀镍，镀锡，中间的陶瓷介质是钛酸钡，中间包裹着相互交错叠加的电极薄片，容值大小不同，电极的数量就不同。图二是0201封装电容尺寸，从村田官网截的图。
图一、陶瓷电容结构示意图
图二、0201电容封装尺寸
虽然MLCC模型理论上是最准确的，但由于内部结构复杂，直接在HFSS中仿真会消耗大量CPU和内存资源。因此，实际应用中通常采用简化模型。以下是几种常用的电容模型：
- type A：一个金属块模型，见图四，它不是标准的0201封装尺寸，这个模型是经过校准的，但近期测试发现精度还不够，需要继续完善；
- type B：一个标准0201封装尺寸的金属块模型，中间的block尺寸可调，需要基于实测TDR，见图五；
- type C：保留电容两边的金属电极，中间加了一个0.1uF电容边界条件，见图六;
- type E/F：用一个RLC boundary或者perfect E直接替代电容，见图七;
- type D：真实的MLCC电容模型，参考图三，因为仿真结果不对，仅分享下图片;
图三、真实的MLCC陶瓷电容仿真模型
图四、校准过的金属block电容模型
图五、0201封装尺寸金属block电容模型
图六、金属电极加RLC边界电容模型
图七、常见RLC或者perfect E电容模型
通过HFSS仿真对比这些模型的TDR曲线和插损（SDD21）可以发现，当频率低于12.5GHz时，模型间的差异可以忽略，但在高频（>20GHz）时，性能差异显著。校准过的type A和type B模型表现最好，而使用边界条件的模型损耗偏大。
因此，对于高速信号（>25Gbps）的仿真，建议使用经过校准的金属block模型，并通过测试板进行反复校准，以获得更精确的仿真结果。
图八、不同电容模型TDR比较
图九、不同电容模型是插损比较
此外，还需要注意电容的其他细节，如回流孔的位置、电容位置的摆放（靠近发射芯片还是接收芯片）以及对串扰的影响等，这些因素都会影响最终的仿真结果。
图十、参考校准板模型
图十一、测试TDR曲线
图十二、仿真与测试TDR阻抗对比