数字电子技术基础：TTL三态门原理与应用

数字电子技术基础：TTL三态门原理与应用

引用

CSDN

1.

https://blog.csdn.net/qq_54186956/article/details/146141997

TTL三态门是数字电子技术中一种特殊的门电路结构，它除了传统的高电平（1）和低电平（0）状态外，还具有第三种状态——高阻态（Z）。这种独特的电路结构在数据传输、CPU数据缓冲等领域有着广泛的应用。本文将详细介绍TTL三态门的工作原理及其具体应用。

1 TTL三态门

1.1 TTL三态门简介

TTL门电路中的三态门是一种特殊的电路结构，它除了传统门电路的高电平（1）和低电平（0），还有第三种状态，即高阻态（Z），高阻态是一种特殊的输出状态，表示输出端与电路断开，不会对连接的信号线产生任何影响。

例如，将输入端与TTL门电路的电路基础上将其中一个输入端与TTL非门的输出端直接相连的节点和晶体管的集电极之间，串接一个半导体二极管，将非门的输入端考虑在内，在这个电路中是一个具有三输入端的门电路结构，电路结构如下所示：

图1 在两个TTL门电路之间串接二极管

为了便于分析电路的工作原理，将电路进行简化，用一个非门的图形符号代替原来的TTL门电路的电路结构，当非门输入低电平的时候，输入为高，此时半导体二极管处于反偏的工作状态，按照与非逻辑运算规律，与非门输入高电平时，这个与非门的功能是被打开的，此时电路的输出是其余两个与非逻辑运算的结果，将非门输入作为控制变量，就构成一个低电平使能有效的控制端子。

图2 低电平使能有效的三态门电路

当非门输出高电平的时候，此时输出为低电平，这个低电平输入信号使得与非门对应的输入端发射结正向导通下的集极电流由低电平输入端流出，此时晶体管处于截止状态，而也处于截止状态。在此时由于输入端加入的这个二极管现在处于正偏导通的状态，此时的集电极也被钳制在了低电平，所以这个低电平没有办法让输出级的、导通的，也是处于截止状态。因此，推拉式输出级的输出端以及门电路的供电电源端以及接地端之间都处于开关断开的状态，这是电路的第三种结构，为高阻态，一般用符号“Z”来表示，真值表如下所示：

在上表中是低电平有效的使能端。

三态门的简化符号可以画成两种形式，其中一种为低电平有效的使能端，简化符号如下所示：

图3 低电平使能有效的三态门的简化符号

对应的真值表如下所示：

另外一种是高电平有效的使能端，简化符号如下所示：

图4 高电平使能有效的三态门的简化符号

对应的真值表如下所示：

1.2 TTL三态门的应用

对于TTL三态门可以应用于数据的双向传输中，将一个高电平有效和一个低电平有效输出端连在一起。有下面这张示意图：

图5 两个三态门连接在一起

现在在两个三态门的输入端接入C，组成一个三态缓冲电路，形成如下所示的电路图：

图6 两个三态门组成的三态缓冲电路

当C为0时，此时处于高阻态，A的信号经由后取非传递到B，逻辑表达式为B=A'。等效于：

图7 当C为低电平时三态缓冲电路的模拟开关图

当C为1时，此时处于高阻态，B的信号经由后取非传递到A，逻辑表达式为A=B'。等效于：

图8 当C为高电平时三态缓冲电路的模拟开关图

CPU的微处理器以及外围接口芯片它们的I/O口都是用三态门的双向传输结构来设计的。这是CPU的数据缓冲器74LS245，这是它的引脚图：

图9 74LS245芯片的引脚图

内部电路图如下所示：

图10 74LS245芯片的内部结构

内部包含了8路数据双向传输的结构，这个芯片的1号引脚是控制信号传输方向的控制端，19号引脚是输出使能端子，这是一个低电平有效的使能端子。

三态门虽然具有推拉式输出级的门电路，但是由于三态门的第三种输出状态，因而要合理安排三态门的使用时间，就可以将多个三个门连接到一根数据总线上，如下图所示：

图11 多个三态门连接到一条数据总线中

对应的真值表如下所示：

| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
| 1 | 1 | 1 |

三态门的输出可以并联，但是对其使能端必须进行分时控制，即任何一个时刻只能有一个使能端有效。为了保证CPU能够正常交换接受和发出信号，当一个三态门工作的时候，其他的三态门要处于截止状态，从而实现数据的总线传输。三态门可以并联，但是任何时刻最多只能有一个三态门是有效的。通知控制三态门的使能端，就可以分时将数据传递到数据总线上，CPU中经常多个数据进行交换，但是CPU的数据口是有限的，这种总线结构可以提高CPU的I/O利用率。

（本文参考哈尔滨工业大学《数字电子技术基础》课程）