数字芯片设计验证经验分享：将ASIC IP核移植到FPGA上的关键考量

数字芯片设计验证经验分享：将ASIC IP核移植到FPGA上的关键考量

引用

搜狐

1.

https://www.sohu.com/a/805924356_121124373

在数字芯片设计项目中，将ASIC IP核移植到FPGA上进行测试是一个复杂但至关重要的过程。本文从技术总监的角度出发，详细探讨了在FPGA上测试IP核功能的方法以及设计团队需要注意的关键事项。

如何在FPGA上测试IP核的功能？

复杂电路的验证通常需要在FPGA上进行，其严格程度等同于ASIC开发的标准。在FPGA上执行功能测试虽然简便且速度快，但这种方法可能会忽略仿真测试台可以发现的极端情况。因此，在使用FPGA进行功能测试时，需要采取谨慎的态度。

验证IP（VIP）是一种特殊的IP核，它将给定接口的总线功能模型（BFM）的功能与测试台中使用的测试用例框架功能相结合。VIP可以显著增加验证覆盖范围，缩短SoC验证时间并增加覆盖率。

图7：带有主接口、设备和集线器USB4的验证基本工作原理图，使用专用验证IP（VIP）可以显著增加验证覆盖范围。

尽管使用FPGA进行ASIC原型设计具有诸多优点，但将最初专为ASIC目标项目而开发的电路移植到FPGA上并不是一件容易的事情。例如，ASIC中的扫描结构在FPGA中是不需要的，因此需要在FPGA逻辑综合中消除或隐藏这些测试结构。

另一个需要考虑的要点是物理通信接口。在FPGA上实现PHY通常需要使用可提供的SerDes IO或高速收发器作为辅助，或者通过连接到FPGA的附加外部PHY组件来提供物理接口。

设计团队还应该牢记什么？

在FPGA中实现基于锁存器的电路设计时，需要特别注意时钟分布和同步电路的实现。此外，还需要考虑可实现的时钟频率，避免长组合路径以减少时序违规的风险。

在基于FPGA的原型设计中，除了电路功能验证外，还需要考虑其他测试参数，如功耗管理。虽然FPGA原型本身不需要考虑功耗，但可以通过使用适当的工具和脚本来模拟ASIC中的功耗降低方法，以评估其效果。

总结

将ASIC IP核移植到FPGA上进行测试是一个复杂但必要的过程。通过使用验证IP和采取适当的测试策略，可以显著提高验证覆盖率并加快产品开发周期。然而，这个过程需要仔细考虑电路实现、时钟处理、物理接口和功耗管理等方面的差异，以确保最终的ASIC设计能够满足性能和功能要求。