先进封装技术之争 | RDL线宽线距将破亚微米，赋能扇出封装高效能低成本集成
先进封装技术之争 | RDL线宽线距将破亚微米，赋能扇出封装高效能低成本集成
随着先进封装技术的不断发展，RDL（再分布层）技术作为实现芯片水平方向电气延伸和互连的关键技术，其重要性日益凸显。从降低设备成本到改善电气性能，RDL技术在多个方面展现出独特优势。本文将为您详细介绍RDL技术的基本原理、应用领域以及主要封装厂商的技术进展。
RDL技术的基本原理与优势
RDL（Re-distributed layer）技术是实现芯片水平方向电气延伸和互连的关键技术，广泛应用于3D/2.5D封装集成以及FOWLP（扇出型晶圆级封装）。该技术通过在芯片表面沉积金属层和相应的介电层，形成金属导线，并将IO端口重新设计到新的、更宽敞的区域，形成表面阵列布局。这使得芯片间的键合更薄、工艺更简单。
RDL技术具有以下优势：
- 降低设备成本：消除了昂贵且耗时的引线键合和倒装芯片键合工艺，减少了设备所需的元件数量。
- 减少占地面积：通过将多个芯片集成到单个封装中，减少器件的整体占地面积。
- 改善电气性能：RDL中介层具有极小的信号通孔尺寸，大幅改善了SerDes信号完整性（SI），并因RDL金属厚度而改善了内存SI。此外，采用的低损耗介电材料有助于降低介电损耗。
- 提高设计灵活性：RDL介质层利用精细的线路宽度和间距减少了路由干绕，支持更多的引脚数量。
RDL技术在先进封装中的应用
RDL技术广泛应用于MEMS器件、传感器、功率器件、存储器、微处理器和图形处理器的封装。在扇出型晶圆级封装（FOWLP）中，RDL技术的成本优势尤为突出，可以实现薄、高密度和低成本的封装。各大一线公司都有自己的FOWLP产品，如台积电的InFo-Wlp、英飞凌/日月光/STATS ChipPAC的eWLB、安靠的SWIFT等。
技术趋势与挑战
RDL技术的进步对先进封装具有重要意义。目前，4层RDL已经成熟，良率已达到99%的水平，约85%的封装需求可以通过4层RDL来满足。未来几年，布线层数将从4层增加到8层以上。头部厂商的封装业务RDL L/S将从2023/2024年的2/2μm发展到2025/2026年的1/1μm，再跨入到2027年以后的0.5/0.5μm。
然而，RDL技术也面临一些挑战。例如，先进扇出和异构封装中的芯片移位、芯片翘曲、芯片间应力以及RDL走线损坏的风险。为了解决这些问题，业界正在采用先进的建模、材料工程和晶圆工艺，以确保稳健的RDL制造。
主要封装厂商的技术进展
各大封装厂商都在积极布局RDL技术，以满足市场对高性能、高密度封装的需求。
- 台积电：提供广泛的RDL技术解决方案，包括CoWoS-R、CoWoS-L和InFO等。其中，InFO技术采用RDL代替硅中介层，性价比更高。台积电目前向NVIDIA和AMD等客户提供CoWoS服务。
- 三星：正在开发基于RDL的下一代2.5D和3D高级封装解决方案，包括I-CubeE和R-Cube™等。三星计划推出名为SAINT的高级互连技术，以与台积电的CoWoS封装技术竞争。
- 日月光：拥有>6层RDL技术，L/S达到1-1.5μm。日月光正在扩大其在马来西亚槟城工厂的产能，预计到今年底将有46座智能工厂。
- 安靠科技：提供SWIFT和HDFO等高密度扇出封装解决方案，L/S达到2/2μm。安靠正在提高先进封装生产能力，预计到2024年上半年2.5D封装量将达到5000个晶片/月。
- 长电科技：拥有XDFOI™平台，可实现线宽和线距低至2μm的多个RDL。长电科技是国内最大参与者之一，其临港工厂是国内首个大规模专业生产车规级芯片成品的先进封装基地。
- 通富微电：提供VisionS 2.5D/3D Chiplet方案，实现5层RDL超大尺寸封装（65×65mm）。
- 华天科技：开发了eSiFO和eSinC等三维晶圆级封装技术，L/S为2/2μm，RDL Layer为6 P5M。
- 甬矽电子：致力于缩小线宽，目前最小线宽可达5μm，最小线间距可达5μm。
- 云天半导体：开发了滤波器三维封装、新型扇出封装技术等，2.5D TGV将现有的5层RDL L/S 5μm推进至2024年的7层L/S 5μm。
- 珠海天成先进：在2.5D TSV硅转接基板上，集成产品RDL L/S可做到3μm，正面4层RDL，硅基TSV转接板最大尺寸30×50mm。
- 芯德科技：拥有FOCT-R技术平台，实现最小2μm的线宽，2μm间距的布线。
- 青岛新核芯：Hyper 2D®线宽限距可达2/2μm以下，FOStrip®封装厚度减薄到0.6mm以下。
- 中科智芯：一期规划两个厂的晶圆级封装产能为月产＞3万片，晶圆级扇入封装的重布线宽/线距≥5μm/5μm。
- 中科芯：初步具备CoWoS-R工艺能力，RDL First，4P5M布线，最小线宽线距10μm，5层RDL。
- 盛合晶微：以先进的12英寸高密度凸块和再布线加工起步，SmartAiP™是世界首个超宽频双极化的5G毫米波天线芯片晶圆级集成封装工艺。
未来展望
随着AI、5G和HPC等领域的快速发展，对高性能、高密度封装的需求将持续增长。RDL技术作为实现这些需求的关键技术，其重要性将进一步凸显。各大封装厂商都在积极布局RDL技术，以满足市场对高性能、高密度封装的需求。未来，RDL技术有望实现更小的线宽线距，更高的布线层数，以及更低的制造成本，为半导体产业的发展注入新的动力。