PCB布线规则：71条高速信号布线指南
PCB布线规则：71条高速信号布线指南
随着电子设备的高速化和复杂化，PCB布线设计变得越来越重要。本文总结了71条高速信号PCB布线规则，涵盖了高速信号、电源层、地层、晶振等多个方面的布线要点，旨在帮助工程师更好地完成PCB设计工作。
高速信号应尽量避免穿层，必需时应就近放置过孔以提供电流回流路径；
若邻层有连续接地平面，建议在顶层或底层布XMII高速信号（考虑信号过孔将增加发射）；否则，高速信号走线应安排在内层以减少发射；
用铜（GND）填充高速信号走线旁的空间，以减少相邻走线间耦合和外部串扰；
高速信号应尽量减少层变化，减少信号过孔，如必须，优先选用盲埋孔；
一条额外的接地走线，通过过孔频繁间隔连接地层，可以有效降低耦合；
确保相邻信号走线间距至少为一条信号走线宽度，或是衬底的两倍；
高速信号走线避免与相邻信号线交叉，会导致反射与阻抗失配，若不可避免，可将信号线转移至更远层；
确保将XMII对布线在同层一起，以保证相同的走线长度，特性阻抗；（关键）
避免并行时钟走线和敏感走线，高速线不要靠近晶体或振荡器；
保持电源线与XMII信号轨道足够远，以避免噪声耦合至配电网；
保持MII接口的发射和接收分开，避免潜在干扰；
MII线路必须设计为阻抗控制的单端走线，特性阻抗为68欧姆，50欧姆特性阻抗与22R电阻串联的印刷电路板有利于进一步减小信号反射；
外层（微带线）与内层（带状线）定义不同的特性阻抗计算，如果走线穿层，宽度须适应匹配阻抗；（关键）
SGMII的走线长度差必须控制在1mm以内；
保持差分以太网对旁边的接地对称性，包括接地过孔的对称性；
差分对距离下方的连续地层应至少保持2倍走线宽度；MDI走线与相邻地层之间小间距会影响MDI信号，增加共模噪声；
MDI+和-之间间距应保持恒定，否则将引起反射；
应优先布MDI和CLK等关键信号线；
尽量避免穿层，如必须，应确保过孔位置对称，直径等于走线宽度；
避免不同的MDI信号对相互靠近，用铜地隔离开以避免串扰；
MDI+/-平行走线并避免短截线，以避免形成天线效应；
MDI和MII走线应尽可能短；
DHY应放置在板边，以缩短与连接器的走线，避免长走线形成天线及阻抗失配带来的影响；
建议在共模电感和连接器区域顶层下方的铜扣除，共模线圈下方不允许有铜，避免它们之间相互干扰；
采用弧形走线，其次是45°走线，禁止90°走线；
确保MDI差分对阻抗100R,并尽可能相互靠近；
走线建议在阻容的斜角引出，以相互靠近；
ESD防护和终端电阻建议放置在底层，以便简单走线，并靠近连接器放置；
电源层：
电源走线应尽量采用电源层和铺铜实现；
通过增加横截面积和去耦电容来减低走线阻抗；
使用几个相同阻值而不是不同阻值作为去耦电容，以避免谐振；
避免长迹线和小截面短截面；
小封装的器件具备更低的寄生参数，更适用在高频；
去耦电容尽可能靠近IC电源管脚；
确保电流先到达去耦电容；
每个去耦电容至少需要一个接地过孔和电源通孔，避免多个电容过孔公用；即使有铺铜，也要增加地过孔；
电源线不应与相邻层高速信号线，如必须，保持完成的地层隔离；
电源层不应作为参考层；
关键信号穿层，可以使用拼接电容，信号参考层会变化；
GND:
接地层应连续；
不同层上未使用空间使用铜填充，减少信号干扰和屏蔽；
不在无铜区域布线；
避免浮地；
内层信号层间距越大，其寄生电容越低，有利于降低串扰；接地和电源层之间的小间距可降低电感，增大电容，优先保证宽频段内极低阻抗，降低谐振风险；
保持足够数量的过孔；
PCB边缘使用过孔隔离，以减少板边辐射；
避免因过孔位置不良导致的地槽；
Osc
晶振应远离高频信号和设备，避免串扰；
负载电容应就近接地，保持低寄生参数；
负载电容应相互靠近放置；
晶体走位地线环绕包围，并就近连接至振荡器的地；
注意晶体部分走线，以减小其寄生电容；
晶体周围地线环绕包围，并连接至IC晶体地；
SGMII
布局、走线、过孔尽量完全对称，以降低EMI;
处于ESD考虑，MDI布线接口处应单独铺铜（机壳地）；其与内部数字地的界线为共模滤波器；两个地网络之间通过阻容耦合并靠近共模滤波器；如下图所示：
GND层使用1盎司（最好2盎司）厚的铜，以提升DC电阻及导热性；
任何传输线布线，其相邻地层禁止有＞1.5mm的切口开槽；多个过孔并排放置可能出现上述情形，应避免；如下图：
为提高辐射及抗扰性能，RGMII和SGMII信号应尽量走内层布线，最好走线在同一层，将XMII接口的源串阻放置在发射端引脚附近，端接后直接进内层；
SGMII的AC耦合电容放置在接收器附近；
对于XMII接口，尽量选用寄生参数较低的AC耦合电容；
对于每一个改变层的信号，假设参考层都以GND为参考，在每个信号过孔附近放置一个返回路径过孔尤为重要，以便连接两个GND参考平面，为高速信号建立良好的返回路径；
高速SGMII、SERDES和MDI必须差分等长，100Ω差分阻抗；
数字信号和电源走线避免走到模拟区域，如不可避免，通过3W规则保持足够距离；
MAC接口始终使用5W规则间隔；
差分走线距离过孔及焊盘至少0.8mm；
AC耦合电容应为SMD0402 0.1uF ,X7R,等效串阻＜100@10Ghz，至少距离RX input 1英寸；电容下方接地层应挖空，以减少寄生电容；
差分对与差分对之间间距应＞32mil，以实现70db的串扰隔离；
SERDES差分对P和N应在5mil内匹配；MDI应在1mil内匹配；
SERDES差分对之间间距不小于24mil，SERDES和电源孔之间间距不小于10mil；
MDI走线最长5英寸，最好应保持在3英寸以内；