碳纳米管晶体管迎来突破,MIT和台积电布局未来计算
碳纳米管晶体管迎来突破,MIT和台积电布局未来计算
2024年8月,北京大学研究团队在碳纳米管晶体管领域取得重大突破。他们成功研制出全球首个基于碳纳米管晶体管的张量处理器(TPU),这一成果发表在国际顶级期刊《Nature》上。该TPU包含3000个碳纳米管场效应晶体管,采用脉动阵列架构,能够并行执行2位整数乘加运算。在MNIST图像识别任务中,该TPU实现了88%的准确率,而功耗仅为295微瓦。
这一突破性进展展示了碳纳米管晶体管在人工智能计算领域的巨大潜力。研究团队表示,通过优化GAA FETs的对齐方式、减小晶体管尺寸并提高处理单元的位容量,芯片的效率和计算能力有望进一步提升。
在大洋彼岸,麻省理工学院(MIT)的研究团队也在碳纳米管计算领域持续领跑。MIT电气工程与计算机科学系教授Max Shulaker领导的团队,已经成功制造出首个碳纳米管计算机,并在《自然》杂志封面发表。Shulaker教授指出,与传统的硅基CMOS技术相比,碳纳米管晶体管在能效方面具有数量级的优势。
碳纳米管晶体管之所以备受关注,是因为它有望克服传统硅基技术面临的多重挑战。随着摩尔定律的放缓,传统的硅CMOS缩放(如 Dennard 缩放和等效缩放)已经因功耗问题而受阻。同时,数据密集型应用中数据传输的时间和能量开销日益增加,形成了所谓的“内存墙”问题。碳纳米管晶体管不仅在能效上优于硅CMOS,而且其独特的低温制造工艺使其能够与电阻式随机存取存储器(RRAM)等新型存储技术实现单片三维集成,从而在三维堆叠结构中精细融合逻辑和存储单元。
然而,碳纳米管晶体管的大规模应用仍面临诸多挑战。首先,碳纳米管的纯度要求极高,金属杂质会导致设备短路。其次,要在指甲盖大小的芯片上精确排列大量碳纳米管,需要精确控制它们之间的距离。此外,实现均匀可控的掺杂也是关键难题。尽管实验室已取得进展,但在工业规模上的稳定制造仍存在困难,且目前制造成本高于成熟的硅基技术。
在产业界,各大芯片制造商正在积极布局下一代工艺技术。三星已在3nm级工艺中采用环绕栅极(GAA)晶体管,英特尔则在其20A节点使用GAA FETs。台积电计划于2025年下半年开始量产采用GAA晶体管的N2工艺技术。这些技术进展为碳纳米管晶体管的未来应用提供了可能。
系统级模拟表明,使用180nm工艺节点的8位碳纳米管TPU可以实现每秒每瓦1万亿次操作的能效。虽然这一技术目前的实际应用范围有限,但随着研究的不断深入,碳纳米管晶体管有望在未来的高性能计算和人工智能应用中发挥重要作用,为突破现有计算系统的性能瓶颈提供新的解决方案。