Native MOS：下一代芯片设计的关键技术

Native MOS：下一代芯片设计的关键技术

引用

知乎

等

8

来源

1.

https://zhuanlan.zhihu.com/p/690747132

2.

https://blog.csdn.net/zhangp973/article/details/145529527

3.

https://blog.csdn.net/weixin_48307970/article/details/120217799

4.

https://blog.csdn.net/Chip_Upload/article/details/122899757

5.

https://www.chongdiantou.com/archives/209356.html

6.

https://www.chongdiantou.com/archives/355871.html

7.

https://www.cnblogs.com/sasasatori/p/18284743

8.

http://agoa.top/index/News/details.html?id=1174

在半导体工艺不断进步的今天，Native MOS管以其独特的阈值电压接近零的特性，在芯片设计领域展现出越来越重要的地位。特别是在130nm制程之后，Native NMOS/PMOS被广泛用作电容，提高了电路稳定性并降低了功耗。本文将深入探讨Native MOS的工作原理、应用场景及其未来发展前景。

Native MOS是一种阈值电压接近零的耗尽型MOS管。其基本结构与常规NMOS相似，但在制造工艺上进行了特殊调整。通过轻掺杂或调整栅氧化层厚度等工艺手段，使得其阈值电压 (V_T) 接近零。这种设计使得Native MOS在零栅压时就已经存在导电沟道，而不需要像增强型MOS那样必须施加超过阈值电压才能导通。

其典型结构如下：

• 衬底与沟道：在P型衬底上形成N型沟道（对于N沟道Native MOS而言），通过特殊工艺使阈值电压接近零。
• 栅极结构：与常规MOS类似，包括栅极、源极和漏极，但不需要强电场就能开启导电沟道。

Native MOS的主要应用场景集中在电容设计和低压电路中。其独特的优势使其在这些领域具有不可替代的地位。

作为电容使用

在集成电路设计中，电容是一个非常重要的元件。Native MOS用作电容具有以下优势：

• 稳定的电容特性：当栅压大于阈值电压时，电容值保持稳定，等于栅氧化层电容 (C_{ox})。
• 避免电容塌缩：在低压应用中（如1.0V电压域），普通MOS管在亚阈值区电容值会变小，而Native MOS则能保持稳定的电容值。
• 工艺兼容性：可以直接在标准CMOS工艺中实现，不需要额外的掩膜版，降低了制造成本。

低压电路应用

在低压电源管理芯片中，Native MOS可以有效降低压降，提高电源抑制比（PSRR）。特别是在LDO（低压差线性稳压器）设计中，Native MOS作为源跟随器使用，可以显著降低输出电压的波动，提高电源效率。

尽管Native MOS在特定应用中表现出色，但它也存在一些局限性。

优点

1. 电容稳定性：在栅压大于阈值时，电容值稳定，不受亚阈值效应影响。
2. 低压性能：适合低压应用，能保持较高的电容值和电源效率。
3. 工艺兼容性：可以直接在标准CMOS工艺中实现，无需额外工艺步骤。

局限性

1. 漏电风险：由于阈值电压接近零，容易产生漏电，不易完全关断。
2. 一致性问题：在外延层上的制造一致性较差。
3. 尺寸限制：最小尺寸可能大于普通MOS管。
4. 开关性能：不适合用作开关器件，因为无法完全关断。

随着半导体工艺向更小制程发展，Native MOS在低功耗、高性能芯片设计中的作用将越来越重要。特别是在物联网、可穿戴设备等对功耗要求极高的应用领域，Native MOS的优势将得到充分发挥。

然而，要实现更广泛的应用，还需要解决其漏电和一致性等问题。通过优化制造工艺和材料科学的进步，未来有望开发出性能更优的Native MOS器件，进一步推动其在下一代芯片设计中的应用。

总之，Native MOS以其独特的阈值电压特性，在芯片设计中展现出巨大潜力。特别是在电容设计和低压应用领域，其优势明显。随着技术的不断进步，Native MOS有望成为下一代芯片设计的重要组成部分，为半导体行业带来新的发展机遇。