硬件工程师必会模块之MOS管基本门逻辑电路
硬件工程师必会模块之MOS管基本门逻辑电路
MOS管（金属氧化物半导体场效应晶体管）是数字电路中最基本的构建模块之一，通过不同的组合方式可以构成各种逻辑门电路，从而实现复杂的数字逻辑运算。本文将详细介绍MOS管构成的基本门逻辑电路，包括缓冲器、反相器、与门、或门、与非门等，并通过电路图和真值表进行说明。
MOS管构成的基本逻辑门电路
1. 缓冲器（Buffer）
缓冲器是一种常用的逻辑门电路，其作用是增强信号的驱动能力。在MOS管构成的缓冲器中，通常由两个反相器级联而成，第一个反相器将输入信号反相，第二个反相器再将反相后的信号再次反相，从而得到与输入信号相同的输出信号。
电路分析：
- 前面一级Q1，Q2组成了一个反相器；
- 后面一级Q3，Q4又构成了一个反相器；
- 相当于反了两次相，于是又还原了。
2. 反相器
反相器是最基本的逻辑门电路之一，其作用是将输入信号反相。在MOS管构成的反相器中，通常由一个P沟道MOS管和一个N沟道MOS管组成，当输入信号为高电平时，P沟道MOS管截止，N沟道MOS管导通，输出信号为低电平；当输入信号为低电平时，P沟道MOS管导通，N沟道MOS管截止，输出信号为高电平。
电路分析：
- 输入Vi为低电平时，上管导通，下管截止，输出为高电平；
- 输入Vi为高电平时，上管截止，下管导通，输出为低电平。
3. 与门
与门是一种常用的逻辑门电路，其作用是实现逻辑与运算。在MOS管构成的与门中，通常由两个N沟道MOS管串联而成，只有当两个输入信号同时为高电平时，输出信号才为高电平。
电路分析：
- 当A,B输入均为低电平时，1,2管导通，3,4管截止，C端电压与Vdd一致，输出高电平。
- 当A输入高电平，B输入低电平，1,3管导通，2,4管截止，C端电位与1管的漏极保持一致，输出高电平。
- 当A输入低电平，B输入高电平，2,4导通，1,3管截止，C端电位与2管的漏极保持一致，输出高电平。
- 当A，B输入均为高电平时，1,2管截止，3,4管导通，C端电压与地一致，输出低电平。
4. 或门
或门是一种常用的逻辑门电路，其作用是实现逻辑或运算。在MOS管构成的或门中，通常由两个P沟道MOS管并联而成，只要有一个输入信号为高电平，输出信号就为高电平。
电路分析：
- 当输入信号A或输入信号B至少有一个为高电平时，输出信号为高电平。
5. 与非门
与非门是一种常用的逻辑门电路，其作用是实现逻辑与非运算。在MOS管构成的与非门中，通常由两个N沟道MOS管和两个P沟道MOS管组成，只有当两个输入信号同时为高电平时，输出信号才为低电平。
电路分析：
- 当A,B输入均为低电平时，1,2管导通，3,4管截止，C端电压与Vdd一致，输出高电平。
- 当A输入高电平，B输入低电平，1,3管导通，2,4管截止，C端电位与1管的漏极保持一致，输出高电平。
- 当A输入低电平，B输入高电平，2,4导通，1,3管截止，C端电位与2管的漏极保持一致，输出高电平。
- 当A，B输入均为高电平时，1,2管截止，3,4管导通，C端电压与地一致，输出低电平。
6. 漏极开路门
漏极开路门是一种特殊的逻辑门电路，其输出端为高阻态，需要外接上拉电阻才能正常工作。漏极开路门常用于主芯片的GPIO口或单片机的GPIO口设计中。
应用-线与逻辑：
多个逻辑单元的输出三极管共享一个上拉电阻，只要一个逻辑单元输出低电平，即集电极（漏极）开路输出的管子导通，那么输出低电平；而只有全部单元截止,输出端被上拉电阻置为高电平，这是一个很实用的电路，可以用于逻辑仲裁等电路系统中。
总结
MOS管（金属氧化物半导体场效应晶体管）是一种常见的半导体器件，用于构建数字逻辑电路。它可以用来实现基本门逻辑电路，如与门、或门、非门等。这些门逻辑电路是数字电路中最基本的构建模块，可以用于构建更复杂的数字逻辑电路和计算机芯片。