并联去耦电容的反谐振现象分析
并联去耦电容的反谐振现象分析
在电子电路设计中，去耦电容的使用是提高电源稳定性和抑制噪声的关键技术。本文将深入探讨并联去耦电容的反谐振现象，分析其对电路性能的影响，并提供相应的优化方法。
1. 串联谐振与并联谐振
串联谐振是一种电压谐振现象，其中电容器和电感器上的电压相互交换，形成谐振状态。在谐振时，电容器和电感器上的电压对外交换为零，电路呈现短路状态，谐振时阻抗最小。
图：串联谐振
并联谐振是一种电流谐振现象，其中电容器（C）和电感器（L）上的电流相互交换，形成谐振状态。在谐振时，电容器和电感器上的电流对外交换为零，电路呈现开路状态，谐振时阻抗最大。
图：并联谐振
串、并联谐振频率为：1 / 2pi√LC
串联谐振品质因数*Q = wL / R = (1 / R ) √L/C*
并联谐振品质因数Q = wC R = R *√C/L
2. 单个去耦电容的阻抗
下图为去耦电容的RLC模型，LC的谐振频率为1 / 2pi√LC = 50MHz。
图：RLC等效电路
可以从仿真的结果看LC的谐振频率为50M左右，还对比了ESR对阻抗的影响，ESR小的谐振Q值更高，选的3个频率点的阻抗也更小，所以ESR小的电容，阻抗更低。
图：RLC的阻抗波形
3. 并联去耦电容的阻抗
验证并联电容对去耦效果的影响，增加一路RLC并联，增加这路的谐振频率为：
1 / 2*3.14 = 159MHz，考虑相互之间LC的并联谐振，则有谐振频率：
1 / 6.28*√100 = 15.9MHz 和 1 / 6.28* √10 = 50MHz。
图：并联的RLC去耦电路
从并联的RLC仿真电路看，可以明显看到有5M，48M，163M，三个谐振点，其中48M这个谐振点是由于并联反谐振造成的。
图：并联的RLC去耦阻抗波形
4. ESR对并联反谐振的影响
为了解决上面的并联反谐振峰，可以尝试用减小Q值的方式，也就是增大ESR，下图中把1nF电容这里的ESR由0.1R增大到1R，看仿真的阻抗波形，48M这里的阻抗由44减小到8，只是163M谐振这里的阻抗由0..1增大到0.9，并联反谐振峰是有明显减小的，所以有些场合用大ESR的电容也是有好处的。
图：增加ESR对阻抗的影响
5. 晶体的并联反谐振
晶体的等效模型如下图所示，Co为封装电极的寄生电容，Lm ，Rm， Cm为晶体的等效RLC，Lm和Cm形成自谐振，谐振频率Fs = 1 / 2pi√Lm*Cm。
Co也会与Lm并联反谐振，谐振频率为Fa = Fs √(1+Cm / Co)*
图：晶体的频率与阻抗的关系
按下图中的RLC参数仿真：
图：晶体的仿真结果
计算：Fs = 7988768 Hz Fa = 8008102 Hz
仿真结果如下图所示，与计算的值是一样的。
图：晶体的仿真结果
相关阅读：
总结：去耦电容的有效使用方法 - 哔哩哔哩
去耦电容特性阻抗反谐振点的分析与应用