Altium Designer PCB布线后漏线排查指南

Altium Designer PCB布线后漏线排查指南

引用

CSDN

1.

https://blog.csdn.net/FCZlll/article/details/145185522

在Altium Designer中，完成PCB布线后，最常见的“漏线”指的就是还有一些网络（Net）没有真正布线完成，或者存在断开的连接。为了排查这些漏线，可以从以下几个方面入手：

1. 打开连接线 (Connection Lines) 显示

1. 在PCB编辑器中，打开“View Configuration”面板

• 菜单：View → Panels → View Configuration
• 在该面板里找到Connections（或Connection Drawing Style）的相关设置，将其设置为Always或Draft等可见模式。

2. 观察“飞线”（Ratsnest）

• 若某些网络依旧有“飞线”（即黄色或淡蓝色的连线）显示，则表示这些网络尚未真正完成布线。
• 如果看不到任何飞线，但怀疑有未连通的网络，可先确认你是否开启了连接线显示（如上所述）。

2. 使用“PCB Panel”查看和筛选未布线网

1. 打开PCB Panel

• 菜单：View → Panels → PCB 或者在界面右下角直接点击 “PCB” Panel 图标。

2. 切换到 “Nets” 或 “Components” 视图

• 在PCB Panel的左上方下拉菜单里选择 “ALL Nets”。
• 展开各个网络，可以看到每个网络的连接情况。

3. 查看 “Un-Routed” 或“Partially Routed”

• 在部分AD版本中，会将尚未布线或部分布线的网络标记出来。
• 对应的网络名可能会显示为红色或带有特定标记。

4. 高亮或选择未布线的网络

• 选中某个网络后，可以点击面板下方的 “Highlight Net” 或右键菜单中的 “Select/Highlight” 命令，快速定位到PCB中对应走线位置。
• 通过高亮，观察是否存在断线或未连接的部分。

3. 通过 “Design Rule Check”（DRC） 检查

1. 打开DRC设置

• 菜单：Project → Project Actions → Project → Project Options
• 或PCB编辑器中：Design → Rules → Electrical → Un-Routed Net Constraint

2. 设置并运行DRC

• 在Electrical Rules下，找到 “Un-Routed Net Constraint” 或与 “Short-Circuit” / “Connectivity” 相关的检查项。
• 确保该项处于启用状态（Enabled）。
• 菜单：Tools → Design Rule Check → 选择要检查的规则 → 运行检查（Run Design Rule Check）

3. 查看DRC报告

• DRC执行后会生成一个报告（Messages面板或输出文件）。
• 若存在未布线、短路等问题，会在Violations中列出。
• 双击对应的错误/警告，AD会自动将视图定位到出现问题的区域，便于查看并修正。

4. 常见问题与注意事项

1. 多重电源平面（Plane Layers）

• 如果使用内层平面来分配电源和地，必须在Layer Stack Manager中正确设置平面的网络属性，否则会出现局部区域未连接、或者与期望网络不符的问题。

2. Polygon Pour（铜皮）

• 某些网络依赖于Polygon Pour（铜皮回填）实现连接，如果没有正确回填或尚未 “Repour Polygons”，也会看似“漏线”。
• 可以在布线完成后重新更新或回填Polygon。

3. 过孔 (Via) 与网络不一致

• 如果添加Via后没有指定网络或指定错误网络，也会造成漏线。
• 布线时应注意检查Via的网络属性。

4. Hidden Net Labels / Net Tie

• 有时原理图中存在隐藏的Net Label或使用了Net Tie组件，导致某些网络名混淆，在PCB侧无法识别或合并，务必在原理图端检查清楚。

通过上述步骤，基本可以完整排查并修复PCB设计中的漏线问题，确保所有信号网络都已正确连接并满足设计规则。