硬件描述语言 第4章 D触发器
硬件描述语言 第4章 D触发器
D触发器（D Flip-Flop）是数字电路中的一种基本组件，主要用于存储一位二进制信息。它有一个数据输入端（D），一个时钟输入端（CLK），以及通常有两个互补的输出端（Q和Q’）。在时钟信号的上升沿或下降沿（取决于设计），D触发器会将输入的数据捕获并传递到输出端，直到下一个时钟脉冲到来。
一、D触发器原理
1.工作原理
D触发器可分为电平触发及边沿触发。对于边沿触发式D 触发器，有「时钟」和「数据」两个输入，功能是这样的：
（1）当时钟的上升沿或下降沿到来时，根据外界输入的数据，改变自身内部状态。
（2）在其它时候，保持自身的内部状态不变。
边沿触发式D 触发器用了 6 个与非门，它的电路图长这样：1、4 号负责接收输入数据，2、3 号直接受时钟控制，5、6 号负责记忆及输出。
功能作用：
（1）边沿触发：D触发器通常是边沿触发的，这意味着它们只在时钟信号从低到高（上升沿触发）或从高到低（下降沿触发）变化的时候才响应。这确保了数据在每个时钟周期内只会被处理一次，避免了竞争条件和亚稳态问题。
（2）数据存储：当有时钟边沿触发时，D触发器会读取D输入端的状态，并将其状态复制到输出Q上。如果D为高电平，则Q变为高；如果D为低电平，则Q变为低。Q’输出总是Q的反相。
（3）保持功能：一旦数据被捕捉到触发器内部，即使D输入端的状态改变，输出也不会改变，直到下一个时钟边沿到来。因此，D触发器可以用来保持数据的状态不变，直到新的数据被写入。
（4）异步控制（可选）：某些D触发器还可能有清零（CLR）和置位（SET）输入端，用于异步地将输出设置为0或1，而不考虑时钟信号。这些输入通常被称为直接清除或直接设置。
2.RS触发器
逻辑功能表
（1）当/R和/S都为1时，无论触发器原先处于何种状态，它都将保持不变，这体现了触发器的记忆功能。若输入端/R和/S悬空，可默认它们为高电平，即/R=1，/S=1。
（2）当/R和/S都为0时，触发器的状态变得不确定。在这种情况下，Q和/Q都为1，这违反了先前关于Q与/Q互补的约定，因此是不允许的。此外，一旦/R和/S的低电平触发信号消失，Q与/Q的状态将无法确定。为了避免这种情况，我们应当确保/R和/S不会同时为0。
使用与非门构建RS触发器。
3.D型锁存器（电平触发式D触发器）
前面RS触发器当输入R=1，S=1的情况时，输出是不确定的状态，这种情况比较棘手。因此为了解决这个问题，又引入了D触发器。
使用与非门搭建D型锁存器
4.维持阻塞D型触发器
用逻辑门搭建维持阻塞D型触发器
5.应用领域
应用
（1）寄存器：D触发器常用于构建寄存器，用来临时存储数据。
（2）计数器：多个D触发器可以串联起来形成计数器。
（3）移位寄存器：用于串行到并行或并行到串行的数据转换。
（4）锁存器与透明D锁存器：虽然不是严格意义上的触发器，但它们与D触发器类似，不过它们是电平敏感而不是边沿敏感。
二、边沿(上升沿)触发式D触发器
D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。因此，D触发器在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
而边沿触发的D触发器出现是为了提高触发器可靠性，增强抗干扰能力，触发器的次态仅仅取决于CLK的上升沿/下降沿到来时输入信号状态。本次着重介绍边沿(上升沿)触发式D触发器。
1.电路结构
电路结构如下：该锁存器结构为主锁存器(左)+从锁存器(右) CLK1与CLK相异，CLK2与CLK相同。这样的结构致使主锁存器和从锁存器必将有一个截止，有一个运行。
2.工作原理
（1）当CLK=0时，CLK1=1，CLK2=0，从锁存器截止，Q和Q’将保持不变。
（2）当CLK=1时，CLK1=0，CLK2=1，主锁存器截止，从锁存器运行，D信号无法进入主锁存器，进而影响不到从锁存器，Q和Q’保持不变。
（3）当CLK处于下降沿时，CLK快速从1跳向0，CLK=1主锁存器截止，输入D信号被阻断。CLK=0时，从锁存器截止，输入信号被阻断。
（4）当CLK处于上升沿时，CLK快速从0跳向1，CLK=0主锁存器运行，信号D输入主锁存器。CLK=1主锁存器截止(阻断后面信号输入)，从锁存器运行，此时信号恰好进入从锁存器，输出 Q*=D。
易知其功能表：
总的来说，对于边沿(上升沿)触发的D触发器，当CLK=↑时，Q输出为D。其余情况，Q不变。
三、边沿(下降沿)触发式D触发器
1.电路结构
电路结构如下：
2.工作原理
同理，CLK1=CLK，CLK2=(CLK)'。 CLK=0/1均有一锁存器截止。 CLK为下降时，主从锁存器接续开启，信号得以传递，Q=D。 易知其功能表：
总的来说，对于边沿(下降沿)触发的D触发器，当CLK=↓时，Q输出为D。其余情况，Q不变。
四、用波形表示D触发器的功能
总结
本文介绍了D触发器的相关内容，帮助读者对其有了更深入的了解。