DSP应用领域及内部结构详解

DSP应用领域及内部结构详解

引用

CSDN

1.

https://blog.csdn.net/tianxiaer359/article/details/138013986

随着DSP性能的改善和成本的降低，DSP在通用数字信号算法处理的基础上，其应用几乎遍及电子学每个领域。本文将详细介绍DSP的应用领域及其内部结构，特别是TMS320 C54X系列DSP的硬件结构和信号引脚。

DSP 应用领域

随着DSP性能的改善和成本的降低，DSP在通用数字信号算法处理的基础上，其应用几乎遍及电子学每个领域。

1. 通信：网络通信，高速调制解调器，编/解码器，自适应均衡器，移动通讯，语音邮箱，回音消除，噪声对消，会议电视，扩频通信等。

2. 声音/语音处理、图像/图形处理：语言识别，语言合成、语音编码、图形变换、机器人视觉、模式识别、电子地图等。

3. 仪器/仪表：谱分析、函数发生器、波形发生器、数据采集、状态分析、石油/地质勘探、VR航空（Visual Reality）试验，医学仪器等。

4. 计算机：阵列处理器、图形加速器、神经网络、多媒体等。

5. 消费电子：数字电视、高清晰度电视、VR游戏、汽车工业等。

6. 军事：雷达与声纳信号处理、导航、制导、全球定位、搜索跟踪、VR式器试验等。

TMS320 C54X DSP 硬件结构

1. TMS 320C54X 内部组成单元与总线结构

TMS320C54XDSP的结构简图如图1所示：

可见DSP内部的程序总线P、数据总线D、控制总线C和数据写存储器总线E都是独立分开的，以便于组件单元的并行处理和数据传送。

TMS320C54XC54X的结构部件其实可看作是围绕挂换在8束16bit的总线上的（见图2TMS320C54X内部硬件结构框图），其中：

1. 程序总线PB传送指令码和程序存储器的直接操作码。
2. 三束数据总线（CB、DB和EB）相互连接起各个单元，如CPU、数据地址产生逻辑（DAGEN）、程序地址产生逻辑（PAGEN）及其他芯片组件和数据存储器（其中CB、DB传送从数据存储器读出的数据，EB传送向存储器写的数据）。
3. 四束地址总线（PAB、CAB、DAB和EAB）传送指令执行期间所需的地址数据。

2. 内部存储器结构

54X的存储器由程序空间、数据空间和输入/输出空间三个分开的空间组成，包括随机存取存储器RAM和只读存储器ROM。RAM可当作DARAM（dnal-accessRAM）和SARAM（Single-accessRAM）54X系列中各种芯片的ROM、DARAM和SARAM空间大小有所不同。

1. 片上ROM（On-ChipROM）它是程序存储器的一部分，常用以接受bootLoading。
2. DARAM（On-DhipDual-AccessRAM）。它由若干块组成，对DARAM中的数据，CPU在一个机器周期内可对它进行两次操作（读或写），DARAM总是映射在数据空间，其主要目的是存储数值，它也可映射于程序存储空间用以存储程序代码。
3. SARAM（On-ChipSingle-AccessRAM）。它由若干块组成，每块在一个机器周期内，可被读或写一次，它一般映射在数据空间，主要是存储数值，它也可映射于程序空间存储程序代码。
4. 片上RAM保护。当设计片上RAM保护时，外部指令就不能对其进行读写。

4. DSP外部信号引脚

DSP处理信号引脚包括：（C548）

1. 外部总线接口包括：（ExternalBusIaterface）

• 并行地址总线口（23-bit）
• 并行数据总线口（16-bit）
• 存储器选择MSTRB_、程序空间选择PS_、数据空间选择DS、I/O选择IOSTRB_、IS_读/写信号R/W、READY、信号保持HOLD_、指令获得IAQ_等。

2. 控制信号（ControlSignals）

• 复位信号RS；
• 外部中断输入INTX_及中断响应IACK_等；
• 分支控制BIO-；
• 外部标志输出XF；
• 工作方式选择MP/MC等。

3. 晶振/时钟信号（Oscillator/TimerSignals）

• 晶振输出插入X1、X2/CLKIN
• 时钟信号：包括CLKOUT、CKKMDX、TOUT等。

4. 缓冲串行口信号（BufferedSerialPortsSignals）

• 接收时钟：BCLKRO、BCLKR1；发送时钟：BCLKXO、BCLKX1；
• 串行数据接收：BDR0、BDR1；串行数据发送BDX0、DBX1；
• 帧同步接收：BFSR0、BFSR1；帧同步发送BFSX0、BFSX1。

5. TDM串口信号

• TDM接收时钟TCLKR；TDM发送时钟TCLKX
• 串行数据接收TDR；串行数据发送TDX
• 接收帧同步/地址TFSR/TADD；帧同步发送TFSX/TFRM

6. 仿真信号（Emulation）

• JTAG测试时钟TCK
• JIAG数据输入TDI
• JIAG口模式选择TMS
• JIAG数据输出TD0
• JIAG口复位TRST_
• 仿真引脚EMU0、EMU1/OFF

7. Host接口HostPortInterface

• 并行数据口HD0~7
• 控制输入HCNTL0、HCNTL1
• 字节识别输入H＋BIL
• 片选1＋CS
• 数据输入选择HDS1_HDS1；
• 地址选通：HAS;
• 读/写信号：HRW、HRDY
• 串断输出：HINT;
• HPI模式选择HPIENA/VDD

如图3“C54X信号引脚”和”C548信号引脚“。

5. DSP硬件设计的几个主要问题

1. 总线控制方案
2. bootloading
3. Hardwarewait_states
4. I/O与中断设计
5. MemoryMap
6. 串口工作方式与时序设计
7. TAP接口