Cu/low-k互连结构中的电迁移问题
Cu/low-k互连结构中的电迁移问题
随着集成电路尺寸不断微缩至深亚微米级，金属互连引发的RC延迟、信号串扰和功耗等问题日益严峻。为应对这些挑战，业界主要从三个方面展开改进：采用低电阻率金属材料（如铜替代铝）、使用低介电常数（low-k）材料替代二氧化硅，以及增加布线层数。本文将重点探讨Cu/low-k互连结构中的电迁移问题。
铜互连技术的发展与挑战
互连技术最初采用铝作为金属材料，但随着工艺发展至0.13μm及其以下尺度，铝逐渐被铜取代。这一替换使得RC延迟显著降低约40%。铜相比铝具有以下优势：
- 电阻率更低（1.67μΩ·cm vs 2.66μΩ·cm）
- 抗电迁移能力更强（铜的电迁移电流密度上限为5.5×10⁶A/cm²，而铝仅为2.5×10⁶A/cm²）
- 熔点较高，散热性能良好，载流能力更强
然而，铜互连也面临两大挑战：
铜污染问题：铜原子在介电质层中扩散倾向强，可能导致电压衰减甚至击穿。解决方案是采用氮化钽/钽（TaN/Ta）阻挡层，其中Ta用于增强黏附性，TaN用于阻挡铜扩散。
沉积问题：铜的氟化物和氯化物在低温下难以挥发，传统干法刻蚀工艺不适用。解决方案是采用大马士革工艺和化学机械平坦化（CMP）技术。随着工艺节点缩小，又发展出金属硬掩模层一体化刻蚀工艺，以提高光刻分辨率和刻蚀形貌控制。
Low-k材料的应用
为减小互连层间电容，改善RC延迟，业界采用了介电常数低于二氧化硅的low-k材料。其制备方式主要包括：
- 掺入氟、碳、氢等强电负性元素
- 采用多孔技术降低分子密度
- 嵌入气隙（airgap）技术
Cu/low-k互连的电迁移问题
随着特征尺寸缩小，金属导线电流密度急剧上升，电迁移问题日益突出。电迁移可能导致金属线开路或断路。尽管铜材料本身抗电迁移能力强于铝，但双大马士革工艺使得铜的电迁移问题变得复杂。通孔工艺、阻挡层质量和铜表面处理等因素都会影响铜互连的电迁移性能。
通孔因深宽比高、台阶覆盖性差、内部电流密度大和应力集中等因素，比沟槽互连线更容易出现电迁移失效。通孔底部是整个工艺中最薄弱环节，其刻蚀形貌、阻挡层反溅射质量和后续铜填充形貌都会对电迁移产生重大影响。
为解决铜表面电迁移问题，业界在铜CMP后会在铜线上沉积一层覆盖层，并通过H等离子体处理改善铜与覆盖层的黏附性。
图6：互连线寄生电容示意图
图7：不同工艺节点的k值
图8：不同通孔倾角的互连寿命变化图及电迁移所形成的空洞的SEM图